专利名称：地址总线的检测方法、设备和系统的制作方法
技术领域：
本发明涉及通信技术领域，尤其涉及一种地址总线的检测方法、设备和系统。
背景技术：
为了提高通信电子产品的可靠性，通常需要对总线进行检测，主要包括数据总线、 控制总线和地址总线的检测。其中，对于地址总线来说，由于地址信息为由中央处理单元 (Central Processing Unit ；以下简称CPU)发送到外部功能模块的单向输出信息，因此无 法通过写入数据和读出数据的一致性来准确判断芯片引脚短路或开路情况。通常需要由系 统的CPU对其外部功能模块进行检测来实现对地址总线的检测。外部功能模块一般包含存 储器和非存储器类的功能芯片，目前对存储器类的地址总线的检测方法比较普遍，而对非 存储器类的功能芯片的地址总线的检测一直是丞待解决的问题。在现有技术中，对非存储器类的功能芯片的地址总线的检测方法为在功能芯片 的某一存在的可读写地址中写入数据，再从这一地址中读取出数据，判断读取的数据和写 入的数据是否相等，如果是，则说明地址总线未出现故障，否则地址总线存在故障。然而，在实现本发明过程中，发明人发现现有技术中至少存在如下问题当CPU访 问的地址出现故障时，通过现有技术的检测方法写入数据时的实际地址与读取数据时的实 际地址其实也是相同的，因此判断结果为读取的数据和写入的数据相等，并不能对地址总 线的故障进行准确检测。
发明内容
本发明提供一种地址总线的检测方法、设备和系统，实现对非存储器类的功能芯 片的地址总线的故障进行准确检测，具有检测方法简单高效、检测时间短的特点。本发明提供一种地址总线的检测方法，包括向第一专用地址和第二专用地址分别写入第一检测数据和第二检测数据，所述第 一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成；由功能芯片对写入所述第一专用地址和所述第二专用地址的数据分别进行按位 取反操作；通过读取所述第一专用地址和所述第二专用地址分别获取到第一参考数据和第
二参考数据；对所述第一参考数据和所述第二参考数据进行异或运算，并根据运算结果对地址 总线的故障情况进行检测。本发明提供另一种地址总线的检测方法，包括由中央处理器向第一专用地址和第二专用地址分别写入第一检测数据和第二检 测数据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成；对写入所述第一专用地址和所述第二专用地址的数据分别进行按位取反操作；根据所述中央处理器对所述第一专用地址和所述第二专用地址的读操作，向所述中央处理器分别输出第一参考数据和第二参考数据；由所述中央处理器对所述第一参考数据和所述第二参考数据进行异或运算，并根 据运算结果对地址总线的故障情况进行检测。本发明提供一种中央处理器，包括写入模块，用于向第一专用地址和第二专用地址分别写入第一检测数据和第二检 测数据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成， 并由功能芯片对写入所述第一专用地址和所述第二专用地址的数据分别进行按位取反操 作；读取模块，用于通过读取所述第一专用地址和所述第二专用地址分别获取到第一 参考数据和第二参考数据；检测模块，用于对所述第一参考数据和所述第二参考数据进行异或运算，并根据 运算结果对地址总线的故障情况进行检测。本发明提供一种功能芯片，包括取反模块，用于对写入第一专用地址和第二专用地址的数据分别进行按位取反操 作，所述第一专用地址和所述第二专用地址由中央处理器分别写入第一检测数据和第二检 测数据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成；输出模块，用于根据所述中央处理器对所述第一专用地址和所述第二专用地址的 读操作，向所述中央处理器分别输出第一参考数据和第二参考数据，并由所述中央处理器 对所述第一参考数据和所述第二参考数据进行异或运算，并根据运算结果对地址总线的故 障情况进行检测。本发明提供一种地址总线的检测系统，包括上述中央处理器和上述功能芯片。本发明的地址总线的检测方法、设备和系统，通过CPU向第一专用地址和第二专 用地址分别写入第一检测数据和第二检测数据，由功能芯片对第一专用地址和第二专用地 址的数据分别进行按位取反，CPU从第一专用地址和第二专用地址分别读取到第一参考数 据和第二参考数据，对第一参考数据和第二参考数据进行异或运算，并根据运算结果对地 址总线的故障情况进行检测；本发明实现了对非存储器类的功能芯片的地址总线的故障进 行准确检测，具有检测方法简单高效、检测时间短的特点。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以 根据这些附图获得其他的附图。图1为本发明地址总线的检测方法实施例一的流程图；图2为本发明地址总线的检测方法实施例二的流程图；图3为本发明地址总线的检测方法实施例三的流程图；图4为本发明中央处理器实施例一的结构示意图；图5为本发明中央处理器实施例二的结构示意图；图6为本发明功能芯片实施例的结构示意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。图1为本发明地址总线的检测方法实施例一的流程图，如图1所示，本实施例提供 了一种地址总线的检测方法，本实施例从CPU —侧对本发明的技术方案进行说明，具体可 以包括如下步骤步骤101，CPU向第一专用地址和第二专用地址分别写入第一检测数据和第二检 测数据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成， 并由功能芯片对写入所述第一专用地址和所述第二专用地址的数据分别进行按位取反操 作；步骤102，CPU通过读取所述第一专用地址和所述第二专用地址分别获取到第一 参考数据和第二参考数据；步骤103，CPU对所述第一参考数据和所述第二参考数据进行异或运算，并根据运 算结果对地址总线的故障情况进行检测。本实施例提供了一种地址总线的检测方法，通过CPU向第一专用地址和第二专用 地址分别写入第一检测数据和第二检测数据，由功能芯片对第一专用地址和第二专用地址 的数据分别进行按位取反，CPU从第一专用地址和第二专用地址分别读取到第一参考数据 和第二参考数据，对第一参考数据和第二参考数据进行异或运算，并根据运算结果对地址 总线的故障情况进行检测；本实施例实现了对非存储器类的功能芯片的地址总线的故障进 行准确检测，具有检测方法简单高效、检测时间短的特点。图2为本发明地址总线的检测方法实施例二的流程图，如图2所示，本实施例提供 了一种地址总线的检测方法，本实施例从功能芯片一侧对本发明的技术方案进行说明，具 体可以包括如下步骤步骤201，功能芯片对写入所述第一专用地址和所述第二专用地址的数据分别进 行按位取反操作，所述第一专用地址和第二专用地址由CPU分别写入第一检测数据和第二 检测数据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组 成；步骤202，功能芯片根据CPU对所述第一专用地址和所述第二专用地址的读操作， 向CPU分别输出第一参考数据和第二参考数据，由CPU对所述第一参考数据和所述第二参 考数据进行异或运算，并根据运算结果对地址总线的故障情况进行检测。本实施例提供了一种地址总线的检测方法，通过CPU向第一专用地址和第二专用 地址分别写入第一检测数据和第二检测数据，功能芯片对第一专用地址和第二专用地址的 数据分别进行按位取反，根据CPU对第一专用地址和第二专用地址的读操作，向CPU分别 输出第一参考数据和第二参考数据，并由CPU对第一参考数据和第二参考数据进行异或运 算，根据运算结果对地址总线的故障情况进行检测；本实施例实现了对非存储器类的功能 芯片的地址总线的故障进行准确检测，具有检测方法简单高效、检测时间短的特点。
图3为本发明地址总线的检测方法实施例三的流程图，如图3所示，本实施例提供 了一种地址总线的检测方法，本实施例中可以以功能芯片为复杂可编程逻辑器件(Complex Programmable Logic Device ；以下简称CPLD)芯片为例进行说明，本实施例具体可以包括 如下步骤步骤301，CPU向第一专用地址写入第一检测数据。在本实施例中的功能芯片为CPLD，其包括8根数据总线和8根地址总线，从CPLD 中选取两个地址作为测试地址总线的第一专用地址和第二专用地址。其中，第一专用地址 和第二专用地址对应的二进制数由交替的高低电平组成，且第一专用地址和第二专用地址 不相同。则从8根地址总线构成的CPLD的地址中选择的第一专用地址和第二专用地址分别 为0x55和OxAA，其中，0x55对应的八位二进制数位01010101，OxAA对应的八位二进制数为 10101010,当然，第一专用地址和第二专用地址可以互换，即选择的第一专用地址为OxAA， 选择的第一专用地址为0x55。类似地，如果功能芯片包含9根地址总线，则对应的高低电平 交替的二进制数为101010101和010101010，则选择的两个专用地址为0x155和OxOaa。由 此，可以得到其他数量的地址总线对应的两个专用地址，此处不再赘述，本实施例中以CPLD 包含8根地址总线为例进行说明。本实施例通过选择高低电平交替形式的地址作为专用地 址，可以防止相邻地址线出现短路的情况。例如，如果选取的专用地址为0x58和0xa7时， 对应的二进制数分别为01011000和10100111，则当第0位地址线和第1位地址线出现短 路时，第0位地址线会随第1位地址线而变化，则虽然地址总线出现了问题，但仍能对地址 0x58和0xa7进行访问，本实施例通过选择高低电平交替形式的地址作为专用地址，则可以 防止上述相邻地址线出现短路的情况。本步骤为CPU先向第一专用地址0x55写入第一检测数据，该第一检测数据可以为 任意数据，此处假设第一检测数据为二进制数10011011。需要指出的时，在本实施例中，在 对地址总线进行检测之前，需要先对数据总线进行检测，当检测的数据总线未出现故障时， 再执行本实施例的地址总线检测的各个步骤，以保证后续对地址总线的故障检测的准确 性。本领域技术人员可以采用现有的数据总线的检测方法来对数据总线进行检测，此处不 再赘述。步骤302，CPLD对写入第一专用地址的数据进行按位取反操作。在CPU向第一专用地址0x55写入数据之后，CPLD对该第一专用地址0x55的数 据进行按位取反操作，即CPLD只对写入到第一专用地址的数据进行按位取反操作，如果该 第一专用地址中未写入数据，则不执行本步骤。如果地址总线未出故障，则第一检测数据 10011011可以正常写入到第一专用地址0x55中，CPLD在接收到第一专用地址的数据后，对 该第一检测数据进行按位取反操作，并生成第一参考数据，即01100100。如果地址总线出 现故障，则第一专用地址可能不能被访问，第一检测数据不能正常写入到第一专用地址中， 可能被写入到其他的地址中，则由于第一专用地址中实际上未写入数据，则CPLD不执行本 步骤的取反操作，也不对从其他的地址接收到的数据进行取反操作。假设地址总线的第一 位地址位由于出现故障被强拉到高电平，则当CPU向第一专用地址0x55写入第一检测数据 时，在CPLD端实际上写入数据的地址为0x57，在第一专用地址0x55中并未写入数据，此时， CPLD不会执行按位取反操作。步骤303，CPU向第一专用地址发起读操作，以读取该第一专用地址中的数据。
步骤304，CPLD从第一专用地址获取到的第一参考数据输出给CPU。CPLD根据CPU发起的读操作，从第一专用地址中获取到第一参考数据，并将第一 参考数据输出给CPU。如果地址总线未出现故障，则CPU从第一专用地址0x55读取到的第 一参考数据为CPLD执行按位取反操作后的数据，即01100100。如果地址总线出现故障，则 CPLD不会执行上述步骤302，对第一检测数据进行按位取反操作，CPU从第一专用地址0x55 读取到的第一参考数据仍为原写入的数据，即10011011。步骤305，CPU向第二专用地址写入第二检测数据。CPU向选取的第二专用地址OxAA写入第二检测数据，本实施例中的第一检测数据 和第二检测数据可以为相同数据位的电平相反，即当第一检测数据可以为10011011时，第 二检测数据为01100100。或者，本实施例中的第一检测数据和第二检测数据也可以相同，即 均为 10011011。步骤306，CPLD对第二专用地址的数据进行按位取反操作。本步骤可以同上述步骤302类似，CPLD只对写入到第二专用地址的数据进行按位 取反操作。步骤307，CPU向第二专用地址发起读操作，以读取该第二专用地址中的数据。步骤308，CPLD从第二专用地址获取到的第二参考数据输出给CPU。本步骤可以同上述步骤304类似，CPLD根据CPU发起的读操作，从第二专用地址 中获取到第二参考数据，并将第二参考数据输出给CPU。如果地址总线未出现故障，则CPU 从第二专用地址读取到的第二参考数据为CPLD执行按位取反操作后的数据。如果地址总 线出现故障，则CPLD不会执行上述步骤306，对第二检测数据进行按位取反操作，CPU从第 二专用地址读取到的第二参考数据仍为原写入的数据。步骤309，CPU对第一参考数据和第二参考数据进行异或运算，并根据运算结果对 地址总线的故障情况进行检测。CPU在获取到第一参考数据和第二参考数据后，对第一参考数据和第二参考数据 进行异或运算，并根据运算结果来对地址总线的故障情况进行检测。当前述步骤中写入的 第一检测地址和第二检测地址的相同数据位的电平相反时，则如果异或运算的运算结果为 全1，则表明地址总线未出现故障；如果异或运算的运算结果为非全1，则表明地址总线出 现故障。当前述步骤中写入的第一检测地址和第二检测地址相同时，则如果异或运算的运 算结果为全0，则表明地址总线未出现故障；如果异或运算的运算结果为非全0，则表明地 址总线出现故障。需要指出的是，本实施例中的上述步骤301-304和步骤305-308之间并没有绝对 的时序关系，即可以先执行步骤305-308，再执行步骤301-304，或者同时执行这两套步骤， 即先执行步骤301，再执行步骤305，然后依次执行步骤302、306、303、307、304、308，本领域 技术人员可以根据实际情况来对各个步骤之间的顺序进行调整。在本实施例中，通过选定特定的两个地址0x55和OxAA，CPU分别向0x55和OxAA 中写入第一检测数据和第二检测数据，CPLD只有当访问了这两个特定地址时，才对对应地 址的数据进行按位取反操作，当实际访问的地址不是特定地址时，CPLD不对数据进行按位 取反操作。本实施例通过选择高低电平交替的两个地址作为专用地址，使得地址总线上某 根地址线开路或短路时，则无法同时访问这两个专用地址，在后续进行第一参考数据和第二参考数据的异或运算时，结果为非全1或非全0，进而达到了检测地址总线故障情况的母 的。本实施例提供了一种地址总线的检测方法，通过CPU向第一专用地址和第二专用 地址分别写入第一检测数据和第二检测数据，功能芯片对第一专用地址和第二专用地址的 数据分别进行按位取反，根据CPU对第一专用地址和第二专用地址的读操作，向CPU分别 输出第一参考数据和第二参考数据，并由CPU对第一参考数据和第二参考数据进行异或运 算，根据运算结果对地址总线的故障情况进行检测；本实施例实现了对非存储器类的功能 芯片的地址总线的故障进行准确检测，具有检测方法简单高效、检测时间短的特点，尤其适 用于上电阶段的地址总线的检测，且本实施例在硬件电路上无需外加任何器件，能避免引 入器件后的不稳定性，以及成本的增加。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过 程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序 在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者 光盘等各种可以存储程序代码的介质。图4为本发明中央处理器实施例一的结构示意图，如图4所示，本实施例提供了 一 种中央处理器，可以具体执行上述方法实施例一的各个步骤，此处不再赘述。本实施例提供 的中央处理器可以具体包括写入模块401、读取模块402和检测模块403。其中，写入模块 401用于向第一专用地址和第二专用地址分别写入第一检测数据和第二检测数据，所述第 一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成，并由功能芯片对 写入所述第一专用地址和所述第二专用地址的数据分别进行按位取反操作。读取模块402 用于通过读取所述第一专用地址和所述第二专用地址分别获取到第一参考数据和第二参 考数据。检测模块403用于对所述第一参考数据和所述第二参考数据进行异或运算，并根 据运算结果对地址总线的故障情况进行检测。图5为本发明中央处理器实施例二的结构示意图，如图5所示，本实施例提供了一 种中央处理器，可以具体执行上述方法实施例三的各个步骤，此处不再赘述。本实施例提供 的中央处理器在上述图4所示的实施例的基础之上，当第一检测数据和所述第二检测数据 的相同数据位的电平相反时，检测模块403可以具体包括运算单元413、第一检测单元423 和第二检测单元433。其中，运算单元413用于对所述第一参考数据和所述第二参考数据进 行异或运算。第一检测单元423用于当运算单元413的运算结果为全1时，获取检测结果 为所述地址总线未出现故障。第二检测单元433用于当运算单元413的运算结果为非全1 时，获取检测结果为所述地址总线出现故障。或者，当所述第一检测数据和所述第二检测数 据相等时，运算单元413用于对所述第一参考数据和所述第二参考数据进行异或运算。第 一检测单元423用于当运算单元413的运算结果为全0时，获取检测结果为所述地址总线 未出现故障。第二检测单元433用于当运算单元413的运算结果为非全0时，获取检测结 果为所述地址总线出现故障。本实施例提供了一种中央处理器，通过向第一专用地址和第二专用地址分别写入 第一检测数据和第二检测数据，功能芯片对第一专用地址和第二专用地址的数据分别进行 按位取反，根据对第一专用地址和第二专用地址的读操作，分别输出第一参考数据和第二 参考数据，并对第一参考数据和第二参考数据进行异或运算，根据运算结果对地址总线的故障情况进行检测；本实施例实现了对非存储器类的功能芯片的地址总线的故障进行准 确检测，具有检测方法简单高效、检测时间短的特点，尤其适用于上电阶段的地址总线的检 测，且本实施例在硬件电路上无需外加任何器件，能避免引入器件后的不稳定性，以及成本 的增加。图6为本发明功能芯片实施例的结构示意图，如图6所示，本实施例提供了一种功 能芯片，可以具体执行上述方法实施例二的各个步骤，此处不再赘述。本实施例提供的功能 芯片可以具体包括取反模块601和输出模块602。其中，取反模块601用于对写入所述第一 专用地址和所述第二专用地址的数据分别进行按位取反操作，所述第一专用地址和所述第 二专用地址由中央处理器分别写入第一检测数据和第二检测数据，所述第一专用地址和所 述第二专用地址对应的二进制数由交替的高低电平组成。输出模块602用于根据所述中央 处理器对所述第一专用地址和所述第二专用地址的读操作，向所述中央处理器分别输出第 一参考数据和第二参考数据，并由所述中央处理器对所述第一参考数据和所述第二参考数 据进行异或运算，并根据运算结果对地址总线的故障情况进行检测。本实施例提供了一种功能芯片，通过向第一专用地址和第二专用地址分别写入第 一检测数据和第二检测数据，功能芯片对第一专用地址和第二专用地址的数据分别进行按 位取反，根据对第一专用地址和第二专用地址的读操作，分别输出第一参考数据和第二参 考数据，并对第一参考数据和第二参考数据进行异或运算，根据运算结果对地址总线的故 障情况进行检测；本实施例实现了对非存储器类的功能芯片的地址总线的故障进行准确检 测，具有检测方法简单高效、检测时间短的特点，尤其适用于上电阶段的地址总线的检测， 且本实施例在硬件电路上无需外加任何器件，能避免引入器件后的不稳定性，以及成本的 增加。本实施例还提供了一种地址总线的检测系统，可以包括上述图4或图5所示的中 央处理器和图6所示的功能芯片。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
一种地址总线的检测方法，其特征在于，包括向第一专用地址和第二专用地址分别写入第一检测数据和第二检测数据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成；由功能芯片对写入所述第一专用地址和所述第二专用地址的数据分别进行按位取反操作；通过读取所述第一专用地址和所述第二专用地址分别获取到第一参考数据和第二参考数据；对所述第一参考数据和所述第二参考数据进行异或运算，并根据运算结果对地址总线的故障情况进行检测。
2.根据权利要求1所述的方法，其特征在于，所述第一检测数据和所述第二检测数据 的相同数据位的电平相反。
3.根据权利要求1所述的方法，其特征在于，所述第一检测数据和所述第二检测数据 相同。
4.根据权利要求2所述的方法，其特征在于，所述根据运算结果对地址总线的故障情 况进行检测包括当运算结果为全1时，获取检测结果为地址总线未出现故障； 当运算结果为非全1时，获取检测结果为地址总线出现故障。
5.根据权利要求3所述的方法，其特征在于，所述根据运算结果对地址总线的故障情 况进行检测包括当运算结果为全0时，获取检测结果为地址总线未出现故障； 当运算结果为非全0时，获取检测结果为地址总线出现故障。
6.一种地址总线的检测方法，其特征在于，包括由中央处理器向第一专用地址和第二专用地址分别写入第一检测数据和第二检测数 据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成； 对写入所述第一专用地址和所述第二专用地址的数据分别进行按位取反操作； 根据所述中央处理器对所述第一专用地址和所述第二专用地址的读操作，向所述中央 处理器分别输出第一参考数据和第二参考数据；由所述中央处理器对所述第一参考数据和所述第二参考数据进行异或运算，并根据运 算结果对地址总线的故障情况进行检测。
7.根据权利要求6所述的方法，其特征在于，所述第一检测数据和所述第二检测数据 的相同数据位的电平相反。
8.根据权利要求6所述的方法，其特征在于，所述第一检测数据和所述第二检测数据 相同。
9.根据权利要求7所述的方法，其特征在于，所述根据运算结果对地址总线的故障情 况进行检测包括当运算结果为全1时，获取检测结果为地址总线未出现故障； 当运算结果为非全1时，获取检测结果为地址总线出现故障。
10.根据权利要求8所述的方法，其特征在于，所述根据运算结果对地址总线的故障情 况进行检测包括当运算结果为全0时，获取检测结果为地址总线未出现故障；当运算结果为非全0时，获取检测结果为地址总线出现故障。
11.一种中央处理器，其特征在于，包括写入模块，用于向第一专用地址和第二专用地址分别写入第一检测数据和第二检测数 据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成，并由 功能芯片对写入所述第一专用地址和所述第二专用地址的数据分别进行按位取反操作；读取模块，用于通过读取所述第一专用地址和所述第二专用地址分别获取到第一参考 数据和第二参考数据；检测模块，用于对所述第一参考数据和所述第二参考数据进行异或运算，并根据运算 结果对地址总线的故障情况进行检测。
12.根据权利要求11所述的中央处理器，其特征在于，当所述第一检测数据和所述第 二检测数据的相同数据位的电平相反时，所述检测模块包括运算单元，用于对所述第一参考数据和所述第二参考数据进行异或运算；第一检测单元，用于当所述运算单元的运算结果为全1时，获取检测结果为地址总线 未出现故障；第二检测单元，用于当所述运算单元的运算结果为非全1时，获取检测结果为地址总 线出现故障。
13.根据权利要求11所述的中央处理器，其特征在于，当所述第一检测数据和所述第 二检测数据相等时，所述检测模块包括运算单元，用于对所述第一参考数据和所述第二参考数据进行异或运算；第一检测单元，用于当所述运算单元的运算结果为全0时，获取检测结果为地址总线 未出现故障；第二检测单元，用于当所述运算单元的运算结果为非全0时，获取检测结果为地址总 线出现故障。
14.一种功能芯片，其特征在于，包括取反模块，用于对写入第一专用地址和第二专用地址的数据分别进行按位取反操作， 所述第一专用地址和所述第二专用地址由中央处理器分别写入第一检测数据和第二检测 数据，所述第一专用地址和所述第二专用地址对应的二进制数由交替的高低电平组成；输出模块，用于根据所述中央处理器对所述第一专用地址和所述第二专用地址的读操 作，向所述中央处理器分别输出第一参考数据和第二参考数据，并由所述中央处理器对所 述第一参考数据和所述第二参考数据进行异或运算，并根据运算结果对地址总线的故障情 况进行检测。
15.一种地址总线的检测系统，其特征在于，包括上述权利要求11-13中任一项所述的 中央处理器和上述权利要求14所述的功能芯片。
全文摘要
本发明提供一种地址总线的检测方法、设备和系统，方法包括向第一专用地址和第二专用地址分别写入第一检测数据和第二检测数据，第一专用地址和第二专用地址对应的二进制数由交替的高低电平组成；由功能芯片对写入第一专用地址和第二专用地址的数据分别进行按位取反操作；通过读取第一专用地址和第二专用地址分别获取到第一参考数据和第二参考数据；对第一参考数据和第二参考数据进行异或运算，并根据运算结果对地址总线的故障情况进行检测。本发明还提供了另一种地址总线的检测方法、中央处理器、功能芯片和地址总线的检测系统。本发明实现了对非存储器类的功能芯片的地址总线的故障进行准确检测，具有检测方法简单高效、检测时间短的特点。
文档编号G06F11/267GK101853198SQ201010172530
公开日2010年10月6日 申请日期2010年5月11日 优先权日2010年5月11日
发明者袁智荣 申请人:福建星网锐捷网络有限公司