用于平衡对具有不同存储器类型的存储器的访问的技术的制作方法

专利名称：用于平衡对具有不同存储器类型的存储器的访问的技术的制作方法
用于平衡对具有不同存储器类型的存储器的访问的技术背景技术
很多电子设备包括一个或多个计算设备，诸如一个或多个中央处理单元(CPU)、一 个或多个图形处理单元(GPU)、一个或多个数字信号处理器(DSP)等等。计算设备以下简称 为处理器，其执行计算设备可读的指令(例如，计算机程序)并对存储在一个或多个计算设 备可读的介质上的数据进行操作，该介质以下简称为存储器。为了访问存储在存储器中的 指令和数据，处理器可包括一个或多个存储器控制器和一个或多个存储器接口。例如，如 图1中所示，处理器110可包括存储器控制器(MC) 115和用于访问帧缓冲器存储器(MEM) 140-155的多个存储器接口(FB MI)120-135。应理解存储器接口可以与存储器控制器分开 或集成。然而，为易于理解，常规技术和本技术的实施例将关于分开的存储器控制器和存储 器接口进行描述。通常，存储器控制器将一个存储空间中的地址转换为另一存储空间中的 地址。例如，存储器控制器可将逻辑地址转换为物理地址。通常，存储器接口将给定存储空 间中的地址转换为电信号以驱动地址、数据和控制线，并接收地址、数据和控制线上的电信 号，用于将数据和/或计算机可读指令写至存储器或从存储器读数据和/或计算机可读指 令。
存储器还包括很多未示出的其他功能块。例如，处理器可包括多个处理器核、一个 或多个通信接口等等。处理器为本技术领域众所周知，因此，处理器的与理解本技术无密切 关系的那些方面将不进一步讨论。
电子设备和/或电子设备的处理器的性能由很多因素确定，包括存储器的数量、 可访问存储器的速度、功耗等等。通常，存储容量越大，存储器成本也越高。类似地，存储器 设备越快，存储器成本越高并且存储器设备耗能越大。通常，大多数时间，处理器和存储器 都没有在峰值性能使用。相反，大多数时间，处理器和存储器是空闲的(例如，待机或休眠模 式)或为低工作负载。此外，制造商可基于常见设备架构供应多个电子设备模型。例如，具有 常见设备架构的图形处理器的族可包括第一模型，该模型包括以IGHz操作的4GB的SDDR3 (双倍数据速率同步动态随机存取存储器)存储器，另一个模型可包括以2GHz操作的2GB的 GDDR5存储器。通常，常规处理器和存储器系统限制了提供具有常见设备架构的多个模型的 能力，所述多个模型基于存储器存储容量、存储器访问速度、功耗、成本和其组合供应不同 的性能水平。因此，存在对计算设备中的改进的存储器子系统的持续需要，该计算设备诸如 中央处理单元、图形处理单元、数字信号处理单元、微控制器等等。发明内容
参考以下描述和附图可最好地理解本技术，所述附图用于示出涉及用于平衡对具 有不同的存储器类型的存储器的存储器访问的技术的本技术的实施例。
在一个实施例中，确定耦合至计算设备的多个不同类型的存储器设备的一个或多 个参数，包括数据速率。然后，根据存储器设备的包括数据速率的一个或多个所确定的参 数，配置存储器映射算法以平衡至包括多个不同存储器类型的存储器设备的流量。
在另一个实施例中，针对每个接收的存储器访问请求，确定多个存储器设备中的位置。从映射确定该位置，该映射根据不同存储器类型的包括数据速率的一个或多个参数 在不同存储器类型的两个或更多个存储器之间平衡流量。然后，对相应存储器设备中的位 置进行访问。


本技术的实施例通过示例方式而非限制性的方式在附图的图中示出，其中相似的 参考数字指的是类似的元素并且其中
图1示出根据常规技术的一个实施例的、包括处理器和存储器的电子设备的框 图。
图2示出根据本技术的一个实施例的、包括处理器和存储器的电子设备的框图。
图3示出根据本技术的另一个实施例的、包括处理器和存储器的电子设备的框 图。
图4示出根据本技术的一个实施例的、设立处理器和存储器以支持不同存储器类 型的方法的流程图。
图5示出根据本技术的一个实施例的、对具有不同存储器类型的存储器进行访问 的方法的流程图。
图6示出根据本技术的另一个实施例的、包括处理器和存储器的电子设备的框 图。
图7示出根据本技术的另一个实施例的、设立处理器和存储器以支持不同存储器 类型的方法的流程图。
图8示出根据本技术的另一个实施例的、对具有不同存储器类型的存储器进行访 问的方法的流程图。
图9示出根据本技术的一个实施例的、支持不同存储器类型的处理器的存储空间 的框图。
具体实施方式
详细地参考本技术的实施例，其示例示意在附图中。虽然本技术结合这些实施例 进行描述，应该理解为不意在将本发明限于这些实施例。相反，本发明意在覆盖由所附权利 要求所限定的范围内所包括的替代、修改和等价物。此外，在本技术的以下详细描述中，为 提供对本技术的彻底理解将阐述大量的具体细节。然而，可以理解，在没有这些具体细节的 情况下，也可实践本技术。在其他实例中，并未详细描述众所周知的方法、过程、部件和电路 以避免对本技术的多个方面造成不必要的混淆。
以下本技术的一些实施例以例程、模块、逻辑块和对一个或多个电子设备中的数 据的操作的其他符号表示的形式出现。描述和表示是本领域技术人员用来将其工作的本质 最有效地传达给其他本领域技术人员的方式。此处是例程、模块、逻辑块等等，其通常构想 为产生期望结果的进程或指令的自洽序列。进程是包括物理量的物理操纵的进程。虽然不 是必须，但这些物理操纵经常采用能够在电子设备中存储、传输、比较和其他操纵的一个或 多个电的或磁的信号的形式。为了方便并且参考常见的使用，参考本技术的实施例，将这些 信号称为数据、位、值、元素、符号、特征、项、数字、字符串等等。
然而，应该牢记，所有这些术语将被解释为参考物理操纵和物理量并且仅是方便 的标记，并且考虑在本领域中常见使用的术语而进一步解释。如以下讨论中所明确的，除非 特别指出，可以理解本技术的完整讨论和/或使用诸如“接收”的术语的讨论等等指电子设 备的动作和处理，该电子设备诸如操纵和变换数据的电子计算设备。将数据表示为电子设 备的逻辑电路、寄存器、存储器等等中的物理(例如，电子信号)量，并将其变换为电子设备 中类似地表示为物理量的其他数据。
在这一申请中，反意连接词的使用意在包括连接词。定冠词或不定冠词的使用并 不意在指出基数。具体地，引用“所述”对象或“一个”对象意在表示多个可能的这样对象 中的一个。
现在参考图2和3，示出根据本技术一个实施例的包括处理器和存储器的电子设 备。处理器包括一个或多个存储器控制器和多个存储器接口。每个存储器接口可耦合至多 个分区中的单独的存储器设备。第一分区可包括以第一数据速率操作的一个或多个存储器 设备。第二分区可包括以第二数据速率操作的一个或多个存储器设备。例如，GPU可包括 两个帧缓冲器接口。可将第一帧缓冲器接口耦合至以IGHz数据速率操作的4GB的SDDR3 存储器。如图2所示，可将第二帧缓冲器接口耦合至以2GHz数据速率操作的2GB的⑶DR5 存储器。在另一个示例中，可将第一和第二帧缓冲器接口的每一个耦合至以250MHz数据速 率操作的单独的2GB的SDDR3存储器。如图3所示，可将第三帧缓冲器接口耦合至以IGHz 操作的IGB的GDDR5存储器。根据本技术的实施例的电子设备的配置和操作将参考图4和 5进一步解释。
现在参考4，示出根据本技术的一个实施例的、初始化处理器和存储器以支持不同 存储器类型的方法。可以由硬件、固件、软件或其组合来实现该方法。在410，处理器的初 始化可包括，确定耦合至处理器的多个不同类型存储器230-235、335-345中的每一个的一 个或多个参数。一个或多个参数包括多个分区中每一个的数据速率。参数还可包括每个分 区的存储容量、每个分区的存储器宽度、每个分区的功耗等等。在一个实施方式中，基于处 理器中的可编程设置确定多个分区的数据速率。处理器的可编程设置例如可配置为设置用 于存储器设备的操作的时钟(例如，CK和WCK)。每个分区的数据速率与处理器经配置以操 作每个单独的分区的时钟频率有关。例如，可确定，对于IGHZ的数据速率，处理器配置为以 250MHz的时钟操作SDDR3存储器的第一分区，以及对于2GHz的数据速率，以500MHz的时 钟操作⑶DR5存储器的第二分区。也可确定，可将4GB的SDDR3存储器耦合至第一 64比特 宽的存储器接口，以及将2GB的GDDR5存储器耦合至第二 64比特宽的存储器接口，如图2 中所示示例。在另一个示例中，可确定处理器配置为对以IGHz数据速率操作的两个2GB的 SDDR3存储器设备的第一分区以及以4GHz速率操作的一个1GBGGDR5存储器设备的第二分 区进行操作，如图3中所示。
再参考图4，在可选过程420，还可确定处理器210、310或在处理器上的负载(例 如，应用程序)的一个或多个参数。处理器的一个或多个参数可包括每个分区中将存储器 耦合至处理器的存储器接口的数目等等。例如，如图2所示，可以确定处理器包括两个帧缓 冲器存储器接口，一个耦合至IGHz的SDDR3存储器的第一分区，并且第二个耦合至2GHz的 GDDR5存储器。在另一个示例中，如图3所示，可以确定处理器包括三个帧缓冲器存储器接 口，其中第一和第二帧缓冲器存储器接口的每一个耦合至2GB的IGHz SDDR3存储器，并且第三帧缓冲器存储器接口耦合至IGB的4GHz⑶DR5。处理负载的一个或多个参数可包括处 理类型、存储器带宽、存储器延迟、所需的存储器数量等等。例如，处理类型可以是MPEG渲 染、三维渲染等等。存储器带宽可以是对存储器使用的预测，诸如空闲、低或高。
再参考图4，在430，根据包括数据速率的一个或多个所确定的参数，配置存储器 映射算法250、350以平衡至两个或更多个不同的存储器类型230-235、335-345的流量。在 一个实施方式中，存储器映射算法250、350配置为生成存储器映射255、355，其在具有不同 数据速率230-235、335-345的两个或更多个分区之间平衡流量。可根据不同的数据速率， 通过条带化(striping)跨两个或更多个分区230-235、335-345的存储器访问来平衡流量。 例如，如图2所示，如果IGHz SDDR3的第一分区和2GHz⑶DR5的第二分区被耦合至处理器， 映射算法可配置为分别在第一和第二分区中以IKB :2KB数据块的比率存储数据。如果图3 所示，两个IGHz SDDR3存储器设备的第一分区和一个4GHz⑶DR5存储器设备的第二分区 耦合至存储器，映射算法可配置为存储数据的每6KB在两个IGHz SDDR3存储器设备的每个 中的IKB数据块中以及在一个4GHz GDDR5中的4KB数据块中。可跨不同存储器设备条带 化数据。如果在存储器设备的一个中有附加的存储器，可将剩余的存储器分开地、非条带化 地映射，从而所有存储器都是可访问的。在一个实施方式中，可在一个或多个其他位置分别 访问作为连续的存储器的剩余的存储器的一个或多个分区。
再参考图4，在可选过程440，进一步根据一个或多个所确定的参数，可动态地配 置存储器映射算法250、350以平衡至两个或更多个不同的存储器类型的流量。例如，如果 存储器访问流量负载参数在预定范围内，诸如MPEG解码、空闲或低处理负载，那么存储器 映射算法250、350可动态地配置为对第一分区直接存储器访问。而对于第二种类型的处理 或第二存储器带宽需求，诸如三维渲染或高处理负载，根据每个分区的数据速率，配置映射 算法以对第一和第二分区直接存储器访问。可替代地或此外，如果功耗参数在预定的范围 内，诸如当以电池操作而非插入电源插座时，存储器映射算法250、350可动态地配置为对 第一分区直接存储器访问。
现在参考图5，示出根据本技术的一个实施例的、对不同分区中具有不同存储器类 型的存储器进行访问的方法。可以硬件、固件、软件或其任意组合来实现该方法。在510，接 收对给定物理地址和给定长度的存储器访问请求。存储器访问请求可以是读存储器访问、 写存储器访问、擦除存储器访问等等。在一个实施方式中，通过存储器控制器215、315接收 存储器访问请求。
在520，从映射255、355针对给定物理地址和给定长度，确定多个存储器设备 230-235,335-345中的位置，所述映射根据不同存储器类型的包括数据速率的一个或多个 参数在不同存储器类型的两个或更多个存储器之间平衡流量。例如，如图2所示，至始于给 定物理地址的6KB的存储器写访问可被映射以条带化第一 IKB数据块至耦合至第一帧缓冲 器存储器接口的IGHz SDDR3存储器设备，第二和第三IKB数据块至耦合至第二帧缓冲器存 储器接口的2GHz⑶DR5存储器设备，第四IKB数据块至IGHz SDDR3存储器设备，和第五和 第六IKB数据块至2GHz⑶DR5存储器设备。此后，映射255、355可用于从SDDR3和/或 GDDR5存储器读取数据或其中的部分。在另一个示例中，如图3中所示，至始于给定物理地 址的6KB的存储器写访问可被映射以条带化第一 IKB数据块至第一 IGHz SDDR3存储器设 备，第二 IKB数据块至第二 IGHz SDDR3存储器设备，和第三、第四、第五和第六IKB数据块至第一 4GHz GDDR5存储器设备。在一个实施方式中，可将映射存储在由存储器控制器215、 315使用的存储器映射表255、355中。
再参考图5，在530，使用一个或多个存储器接口 220-225、320_330访问在不同存 储器类型的相应存储器设备230-135、335-345中的位置。在一个实施方式中，根据不同存 储器类型的包括数据速率的一个或多个参数，存储器控制器215、315调度存储器访问请求 至从存储器映射表255、355确定的给定存储器接口 230-235、335-345。
在一个实施方式中，初始化处理器和存储器以支持不同的存储器类型的方法可在 计算设备的制造期间执行。例如，制造商可设计具有常用模块架构的处理器的族，常用模块 架构可配置为实现多个不同处理器或电子电路，诸如基本的GPU和更优的GPU。处理器的性 能由很多因素确定，包括存储器的数量、可访问存储器的速度和存储器的功耗。预测竞争者 的处理器产品的性能是困难的。但是，有利的是供应超出竞争产品给定量(例如，20-50%)的 基本GPU。此外，有利的是，更优的GPU提供基本GPU之上给定量的附加性能(例如，20-50% 的更优性能)。本技术的实施例使得制造商能够之后在制造周期中(例如，在电路板装配期 间)选择耦合至处理器的存储器的混合，以获得给定的性能参数集。例如，基本GPU的执行 速度和功耗可击败竞争对手的产品，该产品在128比特宽存储器配置中具有耦合至两个帧 缓冲器存储器接口的以IGHz数据速率操作的两个2GB SDDR3存储器1C。具有一个以IGHz 操作的4GB SDDR3存储器IC和以2GHz操作的2GB⑶DR5的处理器可提供附加的处理速度， 同时节约电能并保持与使用两个GDDR5存储器芯片时相比更低的成本。因此，根据本技术 的实施例，利用用于初始化支持不同存储器类型的处理器和存储器的操作的技术，制造商 可有利地满足制品族的性能度量的混合。
现在参考图6，示出根据本技术的另一个实施例的、包括处理器和存储器的电子设 备。处理器包括一个或多个存储器控制器和多个存储器接口。每个存储器接口可耦合至单 独的存储器设备。一个或多个存储器设备可被组织为一个或多个分区。第一组分区可包括 以第一数据速率操作的一个或多个存储器设备和以第二数据速率操作的一个或多个存储 器设备。第二组分区可包括以第一数据速率操作的一个或多个存储器设备。例如，GPU可 包括两个帧缓冲器接口。第一帧缓冲器接口可耦合至以IGHz数据速率操作的IGB的SDDR3 存储器。第二帧缓冲器接口可耦合至以2. 5GHz数据速率操作的IGB的⑶DR5。第一组分区 可包括以IGHz数据速率操作的IGB的SDDR3存储器的第一分区(PO)和以2. 5GHz数据速 率操作的IGB的⑶DR5存储器的第二分区(P1)。第二组分区可包括以IGHz数据速率操作 的IGB的SDDR3存储器的第三分区(P2)。
现在参考图7，示出根据本技术的一个实施例的、初始化处理器和存储器以支持不 同存储器类型的方法。可以硬件、固件、软件或其任意组合实现该方法。在710，处理器的初 始化可包括确定耦合至处理器的多个不同类型的存储器630、635中的每一个的一个或多 个参数。一个或多个参数可包括多个存储器设备中的每一个的数据速率。参数还可包括每 个设备的存储容量、每个设备的存储器宽度、每个设备的功耗等等。在一个实施方式中，基 于处理器中的可编程设置确定多个存储器设备的数据速率。处理器的可编程设置例如可配 置为设置用于存储器设备的操作的时钟(例如，CK和WCK)。每个存储器设备的数据速率与 处理器经配置以操作每个单独的设备的时钟频率有关。例如，可确定，对于IGHz的数据速 率，处理器配置为以250MHz的时钟操作SDDR3存储器630，并且对于2. 5GHz的数据速率，以625MHz的时钟操作⑶DR5存储器635。
在可选过程720，还可确定处理器610或处理器上负载(例如，应用)的一个或多个 参数。处理器的一个或多个参数可包括每个分区中将存储器耦合至处理器的存储器接口的 数目等等。例如，可确定处理器包括两个帧缓冲器存储器接口 620、625，一个耦合至IGHz SDDR3存储器630，第二个耦合至2. 5GHz⑶DR5存储器635。处理负载的一个或多个参数 可包括处理类型、存储器带宽、存储器延迟、所需存储器的数量等等。例如，处理类型可以是 MPEG渲染、三维渲染等等。存储器带宽可以是存储器使用的预测，诸如空闲、低或高。
在730，根据不同类型的存储器设备中的每个的包括数据速率的一个或多个所确 定的参数，将每个存储器设备组织为一个或多个分区。例如，对于IKB页面大小，存储器的 5KB在2.5GHz⑶DR5存储器635中与IGHz SDDR3存储器630的2KB时间量相同。因此，在 用于访问2. 5GHz⑶DR存储器635的整个IGB的相同时间量内，仅能够访问IGHz SDDR3中 IGB的O. 4GB。因此，IGB的IGHz SDDR3存储器630可被组织为O. 4GB分区(PO)和O. 6GB 分区(P2)，并且IGB的2. 5GHz GDDR5存储器635可被组织为IGB分区(Pl)0
在740，根据包括数据速率的一个或多个所确定的参数，配置存储器映射算法640 以平衡至两个或更多个不同存储器类型630、635的存储器设备中的分区的流量。在一个实 施方式中，存储器映射算法640配置为生成在具有不同数据速率的多个分区之间平衡流量 的存储器映射645。可根据存储器设备的不同数据速率条带化跨多个分区的存储器访问来 平衡流量。例如，如果IGB的IGHz SDDR3630和IGB的2GHz GDDR5635耦合至处理器610， 映射算法可配置为按2:5的比率在IGHz SDDR3存储器630的O. 4GB的第一分区和2. 5GHz ⑶DR6存储器635的IGB的第二分区中存储数据并在IGHz SDDR3存储器630的O. 6GB的第 三分区中存储数据。可将数据跨第一分区PO和第二分区Pl条带化。第三分区P2剩余的 存储器可被分开地、非条带化地映射，使得所有存储器都是可访问的。
在750，进一步根据一个或多个其他所确定参数，存储器映射算法640可动态地配 置为平衡至两个或更多个不同存储器类型的存储器设备中的分区的流量。例如，如果存储 器访问流量负载参数在预定的范围内，诸如MPEG解码、空闲或低处理负载，存储器映射算 法640可动态地配置为对第三分区直接存储器访问。而对于第二类型的处理或第二存储器 带宽需求，诸如三维渲染或高处理负载，根据每个分区的数据速率，配置映射算法以对第一 和第二分区直接存储器访问。可替代地或此外，如果功耗参数在预定的范围内，诸如当以电 池操作而非插入电源插座时，存储器映射算法640可动态地配置为对第一和第三分区直接 存储器访问。
现在参考图8，示出根据本技术一个实施例的、对在不同的分区中具有不同存储器 类型的存储器进行访问的方法。可以硬件、固件、软件或其任意组合来实现该方法。在810， 接收对给定物理地址和给定长度的存储器访问请求。存储器访问请求可以是读存储器访 问、写存储器访问、擦除存储器访问等等。在一个实施方式中，通过存储器控制器615接收 存储器访问请求。
在820，从映射645针对给定物理地址和给定长度，确定多个存储器设备630、635 中的位置，所述映射645根据不同存储器类型的包括数据速率的一个或多个参数在两个或 更多个不同存储器类型的存储器设备中的分区之间平衡流量。例如，如图9中所示，至始 于给定物理地址910的7KB的存储器写访问可被映射以条带化第一 IKB页面915至IGHzSDDR3存储器设备630的第一 O. 4GB分区P0920，第二和第三IKB页面925至2. 5GHz⑶DR5 存储器设备635的第二 IGB分区P1930，第四IKB页面935至IGHz SDDR3存储器设备630 的O. 4GB分区P0920，以及第五、第六和第七IKB页面940至2GHz⑶DR5存储器设备635的 IGB分区P1930。2. 5GHz⑶DR5存储器635的IGB将被消耗，而将仅使用1GHzSDDR3存储 器630的O. 4GB。因此，在第三分区P2中的IGHz SDDR3存储器的附加的O. 6GB 950被映 射955至始于预定偏置960的线性地址。在一个实施方式中，IGHz SDDR3存储设备630的 存储空间被映射两次。将IGHz SDDR3存储器的O. 4GB的第一分区PO与在第二分区P1930 中的2. 5GHz⑶DR5存储器的IGB交叉映射。然后，将IGHz SDDR3存储器的IGB在例如8GB 的给定的偏置映射第二次。然后例如使用软件防止由于高存储空间中的第一 O. 4GB使用了 较低存储器版本别名而被访问。此后，映射645可用于从SDDR3和/或⑶DR5存储器630、 635读取数据或数据的部分。
在830，使用一个或多个存储器接口 620、625对不同存储器类型的相应存储器设 备630、635中的位置进行访问。在一个实施方式中，存储器控制器615调度存储器访问请 求至给定存储器接口 620、625，根据不同存储器类型的包括数据速率的一个或多个参数从 存储器映射表645确定该给定存储器接口。
本技术的实施例可容易地扩展至具有包括超过两个不同类型的存储器的存储器 系统的电子设备。例如，可将存储器访问跨三个存储器条带化，直到一个或多个存储器耗 尽。然后将存储器访问在其他两个存储器上条带化，直到第二存储器耗尽。此后，存储器访 问以非条带化的方式至第三存储器设备。此外，本技术的实施例可容易地扩展至具有包括 不同类型的存储器的存储器系统的电子设备，该不同类型的存储器在各自的数据速率之间 具有非整数比率。
呈现上述对本技术的具体实施例的描述用于示例和描述的目的。它们不意在穷尽 或限制本发明至所公开的具体形式，并且明显地，根据上述教导，很多修改和变化都是可能 的。为了最佳地解释本技术的原理和其实际应用，选择和描述实施例，从而使本领域的其他 技术人员最好地利用具有适应预期的特定使用的各种修改的本技术和各种实施例。意在由 所附权利要求和它们的等同物限定本发明的范围。
权利要求
1.一种方法，包括 确定耦合至计算设备的多个不同类型的存储器设备的一个或多个参数，包括数据速率；以及 根据所述存储器设备的包括所述数据速率的一个或多个所确定的参数，配置存储器映射算法以平衡至两个或更多个不同的存储器类型的流量。
2.根据权利要求1所述的方法，进一步包括根据一个或多个其他所确定的参数，配置所述存储器映射算法以动态地访问一个或多个类型的存储器。
3.根据权利要求1所述的方法，进一步包括 确定所述计算设备或所述计算设备上负载的一个或多个参数；以及 根据所述计算设备或所述计算设备上负载的一个或多个所确定的参数，配置所述存储器映射算法以动态地访问一个或多个类型的存储器。
4.根据权利要求1所述的方法，进一步包括 根据所述存储器设备的包括所述数据速率的所述一个或多个所确定的参数，组织每个存储器设备为一个或多个分区；以及 根据所述存储器设备的包括所述数据速率的所述一个或多个所确定的参数，配置所述存储器映射算法以平衡至两个或更多个不同类型的存储器设备中的分区的流量。
5.根据权利要求1所述的方法，其中经配置的存储器映射算法按照所述存储器的数据访问速率的比率，条带化跨两个或更多个不同类型的存储器的存储器访问。
6.根据权利要求5所述的方法，其中所述存储器映射配置为在条带化后在另一个位置访问作为连续的存储器的第一或第二组存储器设备的剩余部分。
7.一种方法，包括 接收对给定物理地址和给定长度的存储器访问请求； 从映射针对所述给定物理地址和所述给定长度确定多个存储器设备中的位置，所述映射根据不同存储器类型的包括数据速率的一个或多个参数在所述不同存储器类型的两个或更多个存储器之间平衡流量；以及 访问相应存储器设备中的所述位置。
8.根据权利要求7所述的方法，其中所述映射根据所述不同存储器类型的包括数据速率的一个或多个参数，进一步在不同类型的所述两个或更多个存储器中的分区之间平衡流量。
9.根据权利要求7所述的方法，其中所述多个存储器设备包括以第一数据速率操作的第一组存储器设备和以第二数据速率操作的第二组存储器设备。
10.根据权利要求9所述的方法，其中根据一个或其他参数将用于写存储器访问的位置动态地映射至一个或多个类型的存储器，而不是根据所述不同存储器类型的所述数据速率平衡所述用于写存储器访问的位置。
11.根据权利要求10所述的方法，其中一个或多个其他参数包括存储器访问流量负载参数。
12.根据权利要求10所述的方法，其中一个或多个其他参数包括存储器功耗参数。
13.—种方法,包括 初始化阶段，包括确定耦合至计算设备的多个不同类型的存储器设备的一个或多个参数，包括数据速率；以及 根据所述存储器设备的包括所述数据速率的一个或多个所确定的参数，配置存储器映射算法以在两个或更多个不同类型的存储器之间平衡流量；以及 操作阶段，包括 接收对给定物理地址和给定长度的存储器访问请求； 基于所述存储器映射算法针对所述给定物理地址和所述给定长度确定多个存储器设备中的位置；以及 访问相应存储器设备中的所述位置。
14.根据权利要求13所述的方法，其中第一类型的存储器的特征为第一数据速率，而第二类型的存储器的特征为比所述第一数据速率快的第二数据速率。
15.根据权利要求14所述的方法，其中所述第一类型的存储器的特征为第一存储容量，而所述第二类型的存储器的特征为比所述第一存储容量小的第二存储容量。
16.根据权利要求15所述的方法，其中所述第一类型的存储器的特征为第一功率比，而所述第二类型的存储器的特征为比所述第一功率比大的第二功率比。
17.根据权利要求16所述的方法，其中所述第一类型的存储器的特征为第一成本，而所述第二类型的存储器的特征为比所述第一成本大的第二成本。
18.根据权利要求17所述的方法，其中经配置的存储器映射算法按所述第一类型和所述第二类型的数据速率的比率条带化跨所述存储器的存储器访问。
19.根据权利要求18所述的方法，其中如果存储器访问流量负载参数在预定的范围内，所述经配置的存储器映射算法动态地访问所述第一类型的存储器，而不是在所述第一类型和所述第二类型的存储器之间平衡流量。
20.根据权利要求18所述的方法，其中如果功耗参数在预定的范围内，所述经配置的存储器映射算法动态地访问所述第一类型的存储器，而不是在所述第一类型和所述第二类型的存储器之间平衡流量。
全文摘要
本发明公开了用于平衡对具有不同存储器类型的存储器的访问的技术，具体公开了一种方法，所述方法包括确定耦合至计算设备的多个不同类型的存储器设备的一个或多个参数，包括数据速率；以及根据所述存储器设备的包括所述数据速率的一个或多个所确定的参数，配置存储器映射算法以平衡至两个或更多个不同的存储器类型的流量。上述方法可以平衡对具有不同存储器类型的存储器的访问。
文档编号G06F12/08GK102999438SQ20121026291
公开日2013年3月27日 申请日期2012年7月26日 优先权日2011年7月26日
发明者布莱恩·凯莱赫, 埃米特·M·克里加里夫, 韦恩·山野 申请人:辉达公司