存储器电路及相关方法
【技术领域】
[0001]本发明总的来说涉及半导体领域，更具体地，本发明涉及存储器电路及相关方法。
【背景技术】
[0002]由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的改进，使得半导体工业经历了快速增长。集成密度的改进在很大程度上源于半导体工艺节点的缩小(例如，工艺节点朝向亚20nm节点缩小)。
[0003]存储器电路的功率、性能和面积正面临着更严格的要求。非易失性存储器是一种无论功率是否施加在其上都能保持其编程或擦除状态的存储器电路的形式。非易失性存储器的类型包括:电阻式随机存取存储器(RRAM或ReRAM)、磁阻式随机存取存储器(MRAM)、相变式随机存取存储器(PCRAM)、以及导电桥接随机存取存储器(CBRAM)等等。RRAM位单元是通过在电介质中形成细丝或导电路径而进行编程，并且通过切断细丝进行擦除。编程(或“置位”)RRAM位单元相对于擦除(或“复位”)RRAM位单元能够传导更大的电流。RRAM位单元的相对电流值由读出放大器进行读取以生成与该RRAM位单元的状态(置位或复位)相对应的二进制位。
【发明内容】
[0004]根据本发明的一个方面，提供了一种装置，包括:参考电流源；电流镜，电连接到所述参考电流源和存储器位单元；充电器件，电连接到电流镜、存储器位单元和第一电压供给节点；第一共源放大器，电连接到电流镜和存储器位单元；第二共源放大器，电连接到第二电压供给节点；以及读出放大器，电连接到第一共源放大器和第二共源放大器。
[0005]优选地，读出放大器包括:第一反相器；第二反相器，与第一反相器交叉耦合；以及预充电电路，具有电连接到第一反相器的输出端的第一端和电连接到第二反相器的输出端的第二端。
[0006]优选地，预充电电路包括:第一晶体管，具有电连接到第一反相器的输出端的第一端、电连接到第二反相器的输出端的第二端；第二晶体管，具有电连接到第一电压供给节点的第一端、电连接到第一反相器的输出端的第二端；第三晶体管，具有电连接到第一电压供给节点的第一端、电连接到第二反相器的输出端的第二端、以及电连接到第一晶体管和第二晶体管的控制端的控制端。
[0007]优选地，该装置进一步包括:电连接到存储器位单元和电流镜的钳位器件。
[0008]优选地，该装置进一步包括:电连接到钳位器件和存储器位单元的选择晶体管。
[0009]优选地，钳位器件是N型晶体管；以及选择晶体管是N型晶体管。
[0010]根据本发明的另一方面，提供了一种装置，包括:存储器位单元；第一电流源；电流比较器，电连接到存储器位单元和第一电流源；第一晶体管，具有电连接到第一电压供给节点的第一端、电连接到控制器的控制端、和电连接到存储器位单元和电流比较器的第二端；以及读出放大器，电连接到电流比较器和参考电流生成器。[0011 ] 优选地，第一电流源具有参考电流源和电流镜。
[0012]优选地，电流比较器是控制端电连接到存储器位单元和第一电流源的N型晶体管。
[0013]优选地，读出放大器包括:第一反相器；第二反相器，与第一反相器交叉耦合；以及预充电电路，其第一端电连接到第一反相器的输出端且第二端电连接到第二反相器的输出端。
[0014]优选地，存储器位单元是电阻式随机存取存储器(RRAM)位单元、磁阻式随机存取存储器(MRAM)位单元、相变式随机存取存储器(PCRAM)位单元、或者导电桥接随机存取存储器(CBRAM)位单元。
[0015]优选地，该装置进一步包括电连接至存储器位单元和第一电流源的钳位器件。
[0016]优选地，第一晶体管是P型金属氧化物半导体(PMOS)晶体管。
[0017]根据本发明的又一方面，提供了一种方法，包括:(a)对信号电压节点进行充电；(b)对读出放大器的输出节点进行充电；(c)激活连接到信号电压节点的存储器位单元；(d)基于参考电流和存储器位单元的单元电流改变信号电压节点处的信号电压；(e)基于信号电压和参考电压建立读出放大器的输出节点之间的电压差；(f)锁存电压差以生成轨对轨电压差；以及(g)基于轨对轨电压差确定存储器位单元所存储的数据的极性。
[0018]优选地，(a)包括:由第一晶体管对信号电压节点进行充电。
[0019]优选地，(d)包括:使第一晶体管截止；由参考电流对信号电压节点进行充电；以及由单元电流对信号电压节点进行放电。
[0020]优选地，(b)包括:由读出放大器的预充电电路将读出放大器的输出节点充电至第一电压。
[0021]优选地，Ce)包括:由基于信号电压生成的第一电流对一个输出节点进行放电；以及由基于参考电压生成的第二电流对另一个输出节点进行放电。
[0022]优选地，(f)包括接通电连接到读出放大器的电流源。
[0023]优选地，(d)包括:由电流源生成电流；以及镜像电流以生成参考电流。
【附图说明】
[0024]为了更完整地理解本实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中:
[0025]图1是示出根据本发明的不同实施例的存储器电路的位单元的示图；
[0026]图2是示出根据本发明的不同实施例的存储器电路的示图；
[0027]图3是示出根据本发明的不同实施例的存储器电路的示图；
[0028]图4是示出根据本发明的不同实施例的存储器电路的示图；
[0029]图5是示出根据本发明的不同实施例的方法的流程图；以及
[0030]图6是示出根据本发明的不同实施例的图4的存储器电路的信号的时序图。
【具体实施方式】
[0031]下面详细讨论本实施例的制作和使用。但是，应该理解的是，本发明提供了许多可以在各种具体环境中实现的可适用的创造性概念。所讨论的具体的实施例仅仅是制作和使用所公开的主题的具体方式的示例，并不限制不同实施例的范围。
[0032]将结合具体情况，即，读出放大器电路和相关的方法来描述实施例。但是，其他的实施例也可应用于其他类型的感测或放大电路。
[0033]在不同的附图和讨论中，相同的附图标记指代相同的物体或元件。另外，虽然在一些附图中仅描述了单个部件，但这是为了说明的简单性和讨论的方便。本领域的普通技术人员很容易理解这样的讨论和描述能够和通常可适用于结构内的多个部件。
[0034]在下面的公开内容中，会引入一种新的存储器电路和方法。该存储器电路使用预充电电路和锁存型读出放大器以在不同的工艺角获得一致的性能。
[0035]图1是示出根据本发明的不同实施例的存储器电路的位单元10的示图。在一些实施例中，位单元10包括选择器件110和存储器件100。在一些实施例中，选择器件110是具有栅电极的晶体管，该栅电极与包括位单元10的存储阵列的字线电连接。在一些实施例中，存储器件100是RRAM、MRAM、PCRAM、或者CBRAM等。存储器件100的第一端与存储器阵列的位线电连接，并且存储器件100的第二端与选择器件110的源电极或漏电极电连接。该选择器件110的漏电极或源电极与存储器阵列的电源线电连接。
[0036]图2是示出根据本发明的不同实施例的存储器电路的示图。该存储器电路包括位单元21 (表示为图中的电流源)、参考电流源22、以及读出放大器20。通过由位单元21产生的位电流I_cell和参考电流源22产生的参考电流I_r