ef的相对强度来确定节点23的信号电SV_signal。读出放大器20将信号电压V_signal与参考电压V_ref进行比较以确定位单元21的状态(置位或复位)。
[0037]读出放大器20是包括两个反相器单元200、210的锁存型放大器。第一反相器单元200包括第一反相电路201 (例如，互补金属氧化物半导体(或“CMOS”)、反相器)以及两个使能器件202、203。在一些实施例中，第一使能器件202是源电极电连接到第一电压供给节点的P型晶体管，其中当存储器电路接通电源时，第一电压供给节点承载第一电压VDD(例如，IV)。在一些实施例中，第二使能器件203是源电极电连接到承载第二电压(例如，接地电压)的第二电压供给节点的N型晶体管。当使能信号EN是高电压(例如，在0.5V到IV之间)时，第二晶体管203导通。当反相使能信号ENB是低电压(例如，在O到0.5V之间)时，第一晶体管202导通。当第一和第二晶体管202、203导通时，第一反相电路201接收电功率，并能够执行电功能。
[0038]第二反相器单元210包括第二反相电路211 (例如，CMOS反相器)以及两个使能器件212、213。在一些实施例中，第一使能器件212是源电极电连接到第一电压供给节点的P型晶体管，其中当存储器电路接通电源时第一电压供给节点承载第一电压VDD (例如，IV)。在一些实施例中，第二使能器件213是源电极电连接到承载第二电压(例如，接地电压)的第二电压供给节点的N型晶体管。当使能信号EN是高电压(例如，在0.5到IV之间)时，第二晶体管213导通。当反相使能信号ENB是低电压(例如，在O到0.5V之间)时，第一晶体管212导通。当第一和第二晶体管212，213导通时，第二反相电路211接收电功率，并能够执行电功能。
[0039]第一反相电路201的输入端与第二反相电路211的输出端电连接(在节点23处)。第一反相电路201的输出端与第二反相电路211的输入端电连接(在节点24处)。如果信号电压V_signal低于参考电压，则读出放大器20将节点24处的电压增加到大约为第一电压VDD，并将节点23处的电压减小到大约为第二电压(例如，接地电压)。如果信号电压V_signal高于参考电压，则读出放大器20将节点24处的电压减小到大约为第二电压，并将节点23处的电压增加到大约为第一电压VDD。
[0040]图3是示出根据本发明的不同实施例的存储器电路30的示图。存储器电路30与图2的存储器电路在某些方面类似。存储器电路30的参考电流源包括阻抗器件310、钳位器件312和晶体管313。本文中也可以预期其他参考电流源结构。阻抗器件310在一些实施例中是多晶硅电阻器，其第一端电连接到钳位器件312的源电极且第二端电连接到第二电压供给节点(例如，地)。在一些实施例中，钳位器件312是NMOS晶体管。钳位器件312的栅电极电连接到钳位电压源。钳位器件312的漏电极电连接到晶体管313的漏电极(节点32)。在一些实施例中，晶体管313是PMOS晶体管。晶体管313的栅电极电连接到晶体管313的漏电极。晶体管313的源电极电连接到第一电压供给节点。第一电压供给节点供应第一电压VDD。
[0041]晶体管303镜像晶体管313的漏极电流。晶体管303的源电极电连接到第一电压供给节点。晶体管303的栅电极电连接到晶体管313的栅电极(节点32)。晶体管303的漏电极电连接到承载信号电压V_signal的节点31。钳位晶体管302、选择晶体管301和存储器位单元300形成从节点31到第二电压供给节点的电流路径。钳位晶体管302的漏电极电连接到节点31 (晶体管303的漏电极)。钳位晶体管302的栅电极电连接到钳位电压源。在一些实施例中，同样的钳位电压源电连接到钳位晶体管302、312的栅电极。钳位晶体管302的源电极电连接到选择晶体管301的漏电极。选择晶体管301的栅电极电连接到提供选择信号YMUX的列驱动器。选择晶体管301的源电极电连接到存储器位单元300的第一端。在一些实施例中，存储位单元300是RRAM、MRAM、PCRAM、或者CBRAM位单元等。存储器位单元300具有电连接到提供字线信号WL的字线驱动器的选择端。存储器位单元300的第二端电连接到第二电压供给节点(例如，地)。
[0042]信号电压V_signal由至少三个因素确定，包括预充电电压V_pch的电平、晶体管303的漏极电流、以及存储器位单元300的电流。当晶体管330导通时，其将信号电压V_signal充电至预充电电压V_pch。在一些实施例中，晶体管330是p型晶体管，诸如PMOS晶体管。晶体管330的源电极电连接到提供预充电电压V_pch的预充电电压源。晶体管330的栅电极电连接到产生预充电信号SP的控制电路以控制晶体管330的导通/截止状态。晶体管330的漏电极电连接至节点31。
[0043]读出放大器340不仅接收信号输入和参考输入,而且还接收读出放大器使能信号SAEN,并基于信号输入和参考输入之间的比较而输出数据信号Data_out。第一输入晶体管350 (或者“电流比较器350”或“共源放大器350”)电连接到节点31，并基于信号电压V_signal生成信号输入作为电流信号。第一输入晶体管350的漏电极电连接到读出放大器340的第一输入端。第一输入晶体管350的栅电极电连接到节点31。第一输入晶体管350的源电极电连接到的第二电压供给节点。第二输入晶体管360 (或者“电流比较器360”或“共源放大器360”)电连接到提供参考电压V_ref的参考电压源。第二输入晶体管360基于参考电压V_ref生成参考输入作为电流信号。第二输入晶体管360的漏电极电连接到读出放大器340的第二输入端。第二输入晶体管360的栅电极电连接到参考电压源。第二输入晶体管360的源电极电连接到第二电压供给节点。
[0044]图4是示出根据本发明的不同实施例的存储器电路40的示图。存储器电路40与图3的存储器电路30在某些方面类似，并且图中相同的附图标记指代相同的元件。在一些实施例中，读出放大器340包括使能器件401、411、交叉耦合反相器402/403、412/413、预充电器件431-433、以及可控尾电流源(tail current source) 420。
[0045]在一些实施例中，使能器件401、411是诸如NM0S晶体管的N型晶体管。使能器件401 (或者“晶体管401”)的源电极电连接到晶体管350的漏电极。晶体管401的栅电极电连接到控制器，并具有通过由该控制器所产生的读出放大器使能信号SAEN确定的电压电平。晶体管401的漏电极电连接到反相器402、403的第一输出节点(节点41)。
[0046]使能器件411 (或者“晶体管411”)的源电极电连接到晶体管360的漏电极。晶体管411的栅电极电连接到控制器，并具有由该控制器所产生的读出放大器使能信号SAEN确定的电压电平。晶体管411的漏电极电连接到反相器412、413的第二输出节点(节点42)。
[0047]反相器402/403包括晶体管402和晶体管403。在一些实施例中，晶体管402是P型晶体管(例如，PM0S晶体管)，并且晶体管403是N型晶体管(例如，NM0S晶体管)。晶体管402的源电极电连接到第一电压供给节点。晶体管402的漏电极电连接到使能器件401的漏电极。晶体管402的栅电极电连接到使能器件411的漏电极(节点42)。晶体管403的源电极电连接到可控尾电流源420 (或者“电流源