Ldmos功率晶体管阵列结构及其版图实现方法
【专利摘要】本发明公开了一种LDMOS功率晶体管阵列结构，包括：多个结构相同并联的LDMOS晶体管，相邻的LDMOS晶体管共用源极或漏极连接，其中：所有LDMOS晶体管的源极和衬底引出端通过金属线并联在一起，漏极通过金属线并联在一起，每个LDMOS晶体管的衬底引出端采用X状交叉方式排布，在功率晶体管阵列最外围具有一个单独的漏极形成漏极保护环通过金属线引出，在所述漏极保护环外侧还具有一隔离环，与其它的器件起到隔离的作用。本发明还公开了一种LDMOS功率晶体管阵列结构的版图实现方法。本发明的LDMOS功率晶体管阵列结构在不改变工艺的前提下能提高功率晶体管阵列的可靠性（比如提高功率晶体管阵列的HCI寿命，扩大功率晶体管阵列的安全工作范围等）。
【专利说明】LDMOS功率晶体管阵列结构及其版图实现方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别是涉及一种LDMOS功率晶体管阵列结构。本发明还涉及一种LDMOS功率晶体管阵列结构的版图实现方法。
【背景技术】
[0002]在B⑶工艺中能耐高压，大电流的LDMOS (横向扩散金属氧化物半导体)通常被用作开关管应用作为最终的输出驱动。为了能提供足够大的驱动电流，通常会使用多个LDMOS并联的方式组成的功率晶体管阵列，导通电阻是这个功率晶体管阵列最主要的性能指标，HCI (即热载流子效应)的寿命和安全工作区(SOA)是功率晶体管阵列最重要的可靠性指标。例如功率晶体管阵列会工作在高压(如24V)，大电流密度(如2A/mnT2)的条件下，这会导致该功率晶体管阵列的可靠性变差，如HCI会比单个LDMOS晶体管严重的多，使得功率晶体管阵列的导通电阻在较短的时间内有超过10%的偏差，进而大大影响功率晶体管阵列的性能。另外，LDMOS单管通常在整个工作范围内都能正常工作，即LDMOS单管的SOA工作范围较大，但当LDMOS单管通过并联的方式形成功率晶体管阵列时由于整个阵列的衬底(Pbody)电流(衬底电流是沟道区下方P阱产生的电流)会增加很多，导致寄生的NPN管(NPN管由漏极的N型，P阱以及源极的N型组成)会很快的开启，进而导致整个功率晶体管阵列在较低工作电压下就会失效，导致功率晶体管阵列的安全工作区大大减小。
[0003]传统的LDMOS功率晶体管阵列采用Checkerboard方式(如图1所示)，每个LDMOS晶体管的漏极(S)与源极(D)背靠背的连接成功率晶体管阵列，以达到预定的大电流输出能力。通常单个LDMOS晶体管都能通过可靠性测试，满足工业界的需求。但将LDMOS晶体管拼接成LDMOS功率晶体管，其可靠性会大幅下降，主要体现在两个方面:1)大的LDMOS功率晶体管阵列的衬底电流(Ipbody)比单个LDMOS晶体管大许多，在同样的工作条件下，更容易引起寄生的NPN管的开启，导致LDMOS功率晶体管阵列的安全工作区要大幅小于单个LDMOS晶体管的安全工作区；2)大的LDMOS功率晶体管阵列中漏端电流拥挤效应导致其热载流子效应较单个LDMOS晶体管更为严重，进而引起的导通电阻上升显得尤为严重。
[0004]通过传统的LDMOS功率晶体管阵列示意图(如图1所示)，可以发现，LDMOS功率晶体管阵列中的每一个LDMOS晶体管是并联的，但由于其周边环境的不同，在工作时，每个器件的状态是不同的。以源极为例，LDMOS功率晶体管阵列中心的源极(SI)在工作时可以向四个方向导通电流。处于LDMOS功率晶体管阵列四侧的源极(S2)在工作时可以向三个方向导通电流。而处于LDMOS功率晶体管阵列四个角上的源极(S3)在工作时仅可以向二个方向导通电流。这样的区别导致整个LDMOS功率晶体管阵列在工作时，在不同位置的LDMOS晶体管的源极流经的电流是不同的，即处于LDMOS功率晶体管阵列中心位置的LDMOS晶体管的源极流经的电流会是周边LDMOS晶体管的源极流经电流的1.3?2倍之间。这样在相同工作电压，工作时间的条件下，处于LDMOS功率晶体管阵列中心位置的LDMOS晶体管会承受多的电流，器件的老化会更快。电流分布的不均匀性导致整个LDMOS功率晶体管阵列导通电阻的裂化比单个LDMOS晶体管更恶裂。使得LDMOS功率晶体管阵列的可靠性变差。[0005]另外，传统的LDMOS功率晶体管阵列衬底(Pbody)处产生的衬底电流至少要经过Ip的长度才能被衬底的引出端(P型重掺杂区)吸收，同上所述，一个衬底(Pbody)将接收来自四个方向的衬底电流，与单个LDMOS晶体管相比，其接收到的衬底电流会大四倍，进而导致LDMOS功率晶体管阵列的寄生NPN管在相同的条件下更容易开启。而且大的LDMOS功率晶体管阵列由于工作时流经大电流和大电压，其自发热现象会导致LDMOS功率晶体管阵列的环境温度升高，在高温下寄生NPN管更容易开启。也就是说LDMOS功率晶体管阵列的安全工作区会远小于单管LDMOS晶体管。
【发明内容】
[0006]本发明要解决的技术问题是在不改变工艺的前提下提供一种能提高功率晶体管阵列的可靠性(比如提高功率晶体管阵列的HCI寿命，扩大功率晶体管阵列的安全工作范围)的LDMOS功率晶体管阵列结构。本发明还提供了一种LDMOS功率晶体管阵列结构的版图实现方法。
[0007]为解决上述技术问题，本发明的LDMOS功率晶体管阵列结构，包括:多个结构相同并联的LDMOS晶体管，相邻的LDMOS晶体管共用源极或漏极连接，其中:所有LDMOS晶体管的源极和衬底引出端(即P型重掺杂区)通过金属线并联在一起，漏极通过金属线并联在一起，每个LDMOS功率晶体管的衬底引出端采用X状交叉方式排布，在LDMOS功率晶体管阵列最外围具有一个单独的漏极形成漏极保护环通过金属线引出，在所述漏极保护环外侧还具有一隔离环，与其它的器件起到隔离的作用。
[0008]一种LDMOS功率晶体管阵列结构的版图实现方法，包括:
[0009]步骤一、采用相邻两个LDMOS晶体管共用一个源极或一个漏极的方式制造多个结构相同LDMOS晶体管组成的功率晶体管阵列；
[0010]步骤二、将每个LDMOS晶体管的衬底引出端(P型重掺杂区)采用X状交叉方式排布；
[0011]步骤三、将所有LDMOS晶体管的源极和衬底引出端通过金属铝线并联在一起，漏极通过金属铝线并联在一起；
[0012]步骤四、在形成的LDMOS功率晶体管阵列最外围采用与步骤一中制造LDMOS晶体管漏极相同的制造工艺和制造材料制造一个单独的漏极形成漏极保护环通过金属线引出，在漏极保护环的外侧形成隔离环，所述隔离环与其他器件起到隔离作用；隔离环由LDMOS功率晶体管阵列最外侧的LDMOS晶体管的P型埋层、P型阱区和P型重掺杂区连接形成。本发明通过对LDMOS功率晶体管阵列布局的调整。在Checkerboard (棋盘格)方式的基础上将衬底引出端采用X状交叉方式来排布，能减小衬底电流到衬底引出端的电流路径，减小寄生NPN管的Rb (如图2所示的lp，其长度远小于图1所示的传统LDMOS功率晶体管阵列的lp)，从而提高LDMOS功率晶体管阵列的安全工作区。同时这种版图设计的方式将每个单元的源极分割成四个小块(如图2中的一源极被X状的衬底引出端分成四部分)，从而间接使得每个单元漏极的有效面积增大，能减小在漏极的电流密度，减轻LDMOS功率晶体管阵列的热载流子效应，增强LDMOS功率晶体管阵列的可靠性。
[0013]另外，在原有的LDMOS功率晶体管阵列的最外围加上一圈漏极保护环(drainring), LDMOS功率晶体管阵列内的所有漏极通过金属铝线并联在一起，LDMOS功率晶体管阵列内的所有源极通过金属铝线并联在一起，LDMOS功率晶体管阵列内的所有栅极通过金属铝线并联在一起。而LDMOS功率晶体管阵列的最外围加上一圈漏极保护环通过另一根金属铝线连接出去，与LDMOS功率晶体管阵列内的漏极连接到不同的电位。与传统的LDMOS功率晶体管阵列相比，新的LDMOS功率晶体管阵列有着明显的优势。这种新的LDMOS功率晶体管阵列的设计能有效的改变LDMOS功率晶体管阵列内的每一个LDMOS晶体管源漏极之间的电流分布，提高整个LDMOS功率晶体管阵列的可靠性。其原理如下:在新的LDMOS功率晶体管阵列中，无论是处于LDMOS功率晶体管阵列中心的源极(SI)，还是处于LDMOS功率晶体管阵列四侧的源极(S2)和处于LDMOS功率晶体管阵列四个角上的源极(S3)，在工作时，都能有四个完全相同的电流通道。这样在LDMOS功率晶体管阵列中的每一个LDMOS晶体管处于完全相同的工作状态，流经每一个LDMOS晶体管的电流理论上都是相同的。使得整个LDMOS功率晶体管阵列中的电流能均匀的在每个LDMOS晶体管中流动，缓解了局部电流密度过大，部分LDMOS晶体管优先损坏的问题。整个LDMOS功率晶体管阵列在工作时可以等同于单个LDMOS晶体管，只是其导通电流线形的增加了，其可靠性不会随着并联的LDMOS晶体管数量的增加而变差。
【专利附图】
【附图说明】
[0014]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0015]图1是一种现有的LDMOS功率晶体管阵列结构示意图。
[0016]图2是本发明一实施例的LDMOS功率晶体管阵列结构示意图。
[0017]图3是构成图2中LDMOS功率晶体管阵列结构的单体LDMOS晶体管的结构示意图。
[0018]附图标记说明
[0019]S1、S2、S3 是源极
[0020]Ip是衬底引出端距多晶硅栅的距离
[0021]I是N型外延层
[0022]2是P型埋层
[0023]3是P型阱区
[0024]4是N型埋层
[0025]5是N型阱区
[0026]6是场氧
[0027]7、8是P型重掺杂区
[0028]9、10是N型重掺杂区
[0029]11是栅氧
[0030]12是多晶硅栅
[0031]13是介质层
[0032]14是漏极保护环
[0033]15是隔离环。
【具体实施方式】
[0034]如图2所示，本发明的LDMOS功率晶体管阵列结构一实施例，包括:多个并联的LDMOS晶体管，相邻的LDMOS晶体管共用源极或漏极连接，其中，所有LDMOS晶体管的源极和衬底引出端通过金属线并联在一起，漏极通过金属线并联在一起，每个LDMOS晶体管的衬底引出端(即图3中的P型重掺杂区8)采用X状交叉方式排布，在功率晶体管阵列最外围具有一个单独的漏极形成漏极保护环通过金属线引出，在漏极保护环的外侧具有隔离环。
[0035]如图3所示，本实施例中每个LDMOS晶体管，包括:在P型衬底上生成的N型外延层1，在N型外延层I上生成的P型埋层2和N型埋层4，其中非对称LDMOS器件做在N型埋层4内，在硅片内形成有隔离用的场氧6，在硅片内生成P型阱区3和N型阱区5，在硅片内在P型阱区3和N型埋层5 (有源区)上形成栅氧11，淀积有多晶硅形成多晶硅栅12，在硅片内生成P型重参杂区7、8和N型重参杂区9、10 ;其中，P型重参杂区7与其下方的P型阱区3和P型埋层2组成隔离环；P型重参杂区8作为衬底引出端(形成X状交叉排布图3中无法显示，参见图2所示)，N型重参杂区9作为源极，N型重参杂区10作为漏极，在硅片淀积氧化成形成有介质层13，形成通孔和金属层，将非对称LDMOS器件的源极、漏极、衬底和栅极(即多晶硅栅12)引出。
[0036]一种LDMOS功率晶体管阵列结构的版图实现方法，包括:
[0037]步骤一、采用相邻两个LDMOS晶体管共用一个源极或一个漏极的方式制造多个结构相同LDMOS晶体管组成的功率晶体管阵列，本实施例中采用如图3所示的LDMOS晶体管结构组成所述功率晶体管阵列；
[0038]步骤二、将LDMOS晶体管的衬底引出端采用X状交叉方式排布；
[0039]步骤三、将所有LDMOS晶体管的源极和衬底引出端通过金属铝线并联在一起，漏极通过金属铝线并联在一起；
[0040]步骤四、在形成的LDMOS功率晶体管阵列最外围采用与步骤一中制造LDMOS晶体管漏极相同的制造工艺和制造材料制造一个单独的漏极形成漏极保护环通过金属线引出，在漏极保护环的外侧形成隔离环，所述隔离环与其他器件起到隔离作用；如图3所示，每个单体LDMOS晶体管均具有P型埋层2、P型阱区3和P型重掺杂区7，将LDMOS功率晶体管阵列最外侧单体LDMOS晶体管的P型埋层2、P型阱区3和P型重掺杂区7连接形成隔离环。以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种LDMOS功率晶体管阵列结构，包括:多个结构相同并联的LDMOS晶体管，相邻的LDMOS晶体管共用源极或漏极连接，其特征是:所有LDMOS晶体管的源极和衬底引出端通过金属线并联在一起，漏极通过金属线并联在一起，每个LDMOS晶体管的衬底引出端采用X状交叉排布方式。
2.如权利要求1所述的LDMOS功率晶体管阵列结构，其特征是:在LDMOS晶体管阵列最外围具有一个单独的漏极形成漏极保护环通过金属线引出。
3.如权利要求1所述的LDMOS功率晶体管阵列结构，其特征是:在所述漏极保护环外侧还具有一隔离环，与其它的器件起到隔离的作用。
4.一种LDMOS功率晶体管阵列结构的版图实现方法，包括: 步骤一、采用相邻两个LDMOS晶体管共用一个源极或一个漏极的方式制造多个结构相同LDMOS晶体管组成的LDMOS功率晶体管阵列； 步骤二、将每个LDMOS晶体管的衬底引出端采用X状交叉方式排布； 步骤三、将所有LDMOS晶体管的源极和衬底引出端通过金属铝线并联在一起，漏极通过金属铝线并联在一起； 步骤四、在形成的LDMOS功率晶体管阵列最外围采用与步骤一中制造LDMOS晶体管漏极相同的制造工艺和制造材料制造一个单独的漏极形成漏极保护环通过金属线引出，在漏极保护环的外侧形成隔离环，所述隔离环与其他器件起到隔离作用；隔离环由LDMOS功率晶体管阵列最外侧的LDMOS晶体管的P型埋层、P型阱区和P型重掺杂区连接形成。
【文档编号】G06F17/50GK103633082SQ201210287279
【公开日】2014年3月12日 申请日期:2012年8月13日 优先权日:2012年8月13日
【发明者】仲志华 申请人:上海华虹宏力半导体制造有限公司