Tbt芯片集成系统及方法
【专利摘要】一种TBT芯片集成系统及方法，应用于主板的处理器中，该主板包括PCIe插槽、系统总线及BIOS系统。该主板通过PCIe插槽连接有一张PCIe外接卡。该系统包括：集成模块用于将TBT芯片、微控制单元及EEPROM集成在PCIe外接卡上，并将PCIe外接卡接插入PCIe插槽中使TBT芯片及微控制单元连接至系统总线上；设置模块，用于定义微控制单元支持TBT芯片的TBT协议参数表，并通过BIOS系统设定支持TBT芯片所需的GPIO信号参数；控制模块，用于根据GPIO信号参数将微控制单元的各信号管脚Pin与TBT芯片进行关联，并通过系统总线输出GPIO信号控制TBT芯片执行相应的TBT协议功能。
【专利说明】TBT芯片集成系统及方法
【技术领域】
[0001] 本发明涉及一种I/O端口集成系统及方法，特别是关于一种TBT芯片集成系统及 方法。
【背景技术】
[0002] Thunderbolt (简称TBT)是一种由英特尔发表的连接器标准。TBT芯片是一种具 有极高的数据传输速率的高速I/O端口，具有数据传输速度快及功能多元化特性，包括高 效能周边配备（PCI Express，PCIe)功能和高解像显示功能。若需要在主板上完整地来支 持TBT芯片的所有功能，则需要额外的七条线路拉到南北桥（PCH)的GPI0来处理。
[0003] 目前，搭载TBT芯片的设计一般设计在主板上（TBT On Board)，这种设计虽然设计 方便，但是会独占一组PCIe插槽（Slot)，这样缺乏PCIe扩充的弹性，而且该主板为一块特 殊支持TBT的主板。于习知技术中，搭载TBT芯片的设计也可以集成在一块外接卡上（TBT On Card)。参考图1所示，TBT芯片10集成在PCIe外接卡1上，将PCIe外接卡1插入主 板2的PCIe插槽21时，则必须要额外的七条线路（Fly-Wire)拉到南北桥（PCH)22的GPI0 来处理。这种设计会造成主板2设计的组装时需要多出一条包装七条线路的外接线，如图 1所示的外接线Cable-2。
【发明内容】
[0004] 鉴于以上内容，有必要提供一种TBT芯片集成系统及方法，无需连接额外的外接 线就能够将TBT芯片集成在标准的PCIe外接卡上，并将标准的PCIe主板通过更新BIOS来 支持TBT协议功能。
[0005] 所述的TBT芯片集成系统集成在主板的处理器中，所述的主板包括PCIe插槽、系 统总线及BIOS系统、该主板通过PCIe插槽连接有一张 PCIe外接卡。所述的TBT芯片集成 系统包括：集成模块，用于将TBT芯片、微控制单元及EEPR0M集成在PCIe外接卡上，以及 将PCIe外接卡接插入PCIe插槽中使TBT芯片及微控制单元连接至主板的系统总线上；设 置模块，用于定义微控制单元支持TBT芯片的TBT协议参数表，将该TBT协议参数表存储在 EEPR0M中，并通过BIOS系统根据TBT协议参数表设定微控制单元支持TBT芯片所需的GPI0 信号参数；控制模块，用于根据设定的GPI0信号参数将微控制单元的各个信号管脚Pin与 TBT芯片进行关联来支持TBT协议功能，及通过系统总线输出GPI0信号控制TBT芯片执行 相应的TBT协议功能。
[0006] 所述的TBT芯片集成方法应用于主板的处理器中，所述的主板包括PCIe插槽、系 统总线及BIOS系统，该主板通过PCIe插槽连接有一张 PCIe外接卡。该方法包括：将TBT芯 片、微控制单元及EEPR0M集成在PCIe外接卡上；将PCIe外接卡接插入PCIe插槽中使TBT 芯片及微控制单元连接至主板的系统总线上；定义微控制单元支持TBT芯片的TBT协议参 数表，并将该TBT协议参数表存储在EEPR0M中；通过BIOS系统根据TBT协议参数表设定微 控制单元支持TBT芯片所需的GPI0信号参数；根据设定的GPI0信号参数将微控制单元的 各个信号管脚Pin与TBT芯片进行关联来支持TBT协议功能；及通过系统总线输出GPIO信 号控制TBT芯片执行相应的TBT协议功能。
[0007] 相较于现有技术，本发明所述的TBT芯片集成系统及方法，能够将TBT芯片集成 在标准的PCIe外接卡上，并通过更新BIOS设定微控制单元的各信号管脚的信号参数输出 TBT芯片所需要的各种GPI0信号。这种设计不需连接额外的外接线就能够让PCIe主板支 持TBT协议功能。
【专利附图】
【附图说明】
[0008] 图1是现有技术中将TBT芯片集成在一张外接卡上的示意图。
[0009] 图2是本发明TBT芯片集成系统较佳实施例的运行环境示意图。
[0010] 图3是本发明TBT芯片集成方法较佳实施例的流程图的流程图。
[0011] 图4是本发明一种支持TBT协议功能的TBT协议参数表的示意图。
[0012] 主要元件符号说明
[0013] PCIe 外接卡 1
[0014] TBT 芯片 10
[0015] 微控制单元 11
[0016] EEPR0M 12
[0017]主板 2
[0018] TBT芯片集成系统 20
[0019] 集成模块 201
[0020] 设置模块 202
[0021] 控制模块 203
[0022] PCIe 插槽 21
[0023] 南北桥 22
[0024] BIOS 系统 23
[0025] 存储单元 24
[0026] 处理器 25
[0027] SMbus 总线 26
【具体实施方式】
[0028] 参阅图2所示，是本发明TBT (Thunderbolt的简称)芯片集成系统20较佳实施例 的运行环境示意图。在本实施例中，所述的TBT芯片集成系统20被处理器（CPU) 25执行， 该处理器25集成在主板2中，该主板2安装于一种电子装置中。所述的电子装置为一种服 务器、个人计算机、手机、或PDA(Personal Digital Assistant,个人数字助理)等。该主板 2包括，但不仅限于，PCIe插槽（PCIe-slot) 21、南北桥（PCH) 22、基本输入输出系统（Basic Input-Output System,简称BIOS系统)23、存储单元24及处理器25。该PCIe插槽21通过 系统总线（SMbus总线）26与南北桥22相连接，该BIOS系统23及处理器25均通过SMbus 总线26与南北桥22相互进行数据通信。
[0029] 在本实施例中，所述的主板2通过PCIe插槽21连接有一张 PCIe外接卡（PCI Express)l，该PCIe外接卡1包括TBT芯片10、微控制单元（MCU)ll以及EEPR0M12。所述 的PCIe外接卡1通过SMbus总线26能够使PCIe外接卡1的TBT芯片10与SMbus总线26 与主板2的相互进行数据通信。所述的TBT芯片10是一种符合连接器标准的高速I/O连 接埠 （Supper I/O Port)。该TBT芯片10是一种具有极高的数据传输速率及功能多元化特 性，其包括商效能周边配备PCIe功能和商解像显不功能。
[0030] 在本实施例中，所述的TBT芯片集成系统20通过BIOS系统23更新微控制单元11 的各个信号管脚Pin参数设置来控制TBT芯片10的高速I/O功能，即PCIe功能及高解像 显示功能。该TBT芯片集成系统20包括集成模块201、设置模块202及控制模块203。本 发明所称的功能模块是指一种能够处理器25所执行并且能够完成固定功能的一系列程序 指令段，其存储于存储单元24中。
[0031] 所述的集成模块201用于将TBT芯片10、微控制单元11及EEPR0M12集成在PCIe 外接卡1上，以及将PCIe外接卡1插入主板2的PCIe插槽21中，从而使TBT芯片10及微 控制单元11连接至主板2的SMBus总线26上。
[0032] 所述的设置模块202用于定义微控制单元11支持TBT芯片10的TBT协议参数 表，并将该TBT协议参数表存储在EEPR0M12中。参考图4所示，是一种支持TBT协议功能 的TBT协议参数表。该TBT协议参数表存储有微控制单元11在不同工作模式下的各个信号 管脚Pin的信号参数。例如，当微控制单元11处于正常工作模式（Normal mode with NHI) 下的Sim-Pin3管脚、Sim-Pin6管脚及Sim-Pin7管脚的信号参数分别设置为逻辑 及"1"。当微控制单元11处于TBT测试模式（TBT Debug)下的Sim-Pin3管脚、Sim-Pin6 管脚及Sim-Pin7管脚的信号参数均设置为逻辑"1"。
[0033] 所述的设置模块202还用于通过BIOS系统23根据定义的TBT协议参数表设定微 控制单元11支持TBT芯片10所需的GPI0信号参数。在本实施例中，所述的GPI0信号参 数包括TBT芯片10执行高效能周边配备功能的PCIe信号参数以及TBT芯片10执行高解 像显示功能的显示信号参数。
[0034] 所述的控制模块203用于根据设定的GPI0信号参数将微控制单元11的各个信号 管脚Pin与TBT芯片10进行关联来支持TBT协议功能，以及通过SMBus总线26输出GPI0 信号控制TBT芯片10执行相应的TBT协议功能。例如，当SMBus总线26连接有网卡时，微 控制单元11输出网络传输信号控制TBT芯片10执行PCIe功能；当SMBus总线26连接有 显示设备（Monitor)时，微控制单元11输出显示信号控制TBT芯片10执行高解像显示功 能。
[0035] 参阅图3所示，是本发明TBT芯片集成方法较佳实施例的流程图的流程图。在本 实施例中，所述的方法能够将TBT芯片10集成在标准的PCIe外接卡1上，并通过更新BIOS 系统来设定微控制单元11各个信号管脚Pin的信号参数来提供TBT芯片10所需要的各 种GPI0信号。这种设计不需连接额外的外接线(如图1所示的外接线Cable-2)，让标准的 PCIe主板2通过更新BIOS系统23来支持TBT协议功能。
[0036] 步骤S31，集成模块201将TBT芯片10、微控制单元11及EEPR0M12集成在PCIe 外接卡1上。
[0037] 步骤S32,集成模块201将PCIe外接卡插入主板2的PCIe插槽21中，从而使TBT 芯片及MCU连接至主板2的SMBus总线26上。
[0038] 步骤S33,设置模块202定义微控制单元11支持TBT芯片10的TBT协议参数表， 并将该TBT协议参数表存储在EEPR0M12中。参考图4所示，所述的TBT协议参数表包括 微控制单元11在不同工作模式下的各个信号管脚（Pin)的信号参数。例如，当微控制单 兀11处于正常工作模式（Normal mode with NHI)下的Sim_Pin3管脚、Sim_Pin6管脚及 Sim-Pin7管脚的信号参数分别设置为逻辑及"1"。当微控制单元11处于TBT测 试模式（TBT Debug)下的Sim-Pin3管脚、Sim-Pin6管脚及Sim-Pin7管脚的信号参数均设 置为逻辑"1"。
[0039] 步骤S34,设置模块202通过BIOS系统23根据定义的TBT协议参数表设定微控制 单元11支持TBT芯片10所需的GPI0信号参数。所述的GPI0信号参数包括TBT芯片10 执行高效能周边配备功能的PCIe信号参数以及TBT芯片10执行高解像显示的显示信号参 数。
[0040] 步骤S35,控制模块203根据设定的GPI0信号参数将微控制单元11的各个信号管 脚Pin与TBT芯片10进行关联来支持TBT协议功能。
[0041] 步骤S36,控制模块203通过SMBus总线26输出GPI0信号控制TBT芯片10执行 相应的TBT协议功能。例如，当SMBus总线26连接有网卡时，微控制单元11输出网络传输 信号控制TBT芯片10执行PCIe功能；当SMBus总线26连接有显示设备（Monitor)时，微 控制单元11输出显示信号控制TBT芯片10执行高解像显示功能。
[〇〇42] 以上实施例仅用以说明本发明的技术方案而非限制，尽管参照以上较佳实施例对 本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行 修改或者等同替换都不应脱离本发明技术方案的精神和范围。
【权利要求】
1. 一种TBT芯片集成系统，集成在主板的处理器中，所述的主板包括PCIe插槽、系统 总线及BIOS系统、该主板通过PCIe插槽连接有一张 PCIe外接卡，其特征在于，所述的TBT 芯片集成系统包括： 集成模块，用于将TBT芯片、微控制单元及EEPR0M集成在PCIe外接卡上，以及将PCIe 外接卡接插入PCIe插槽中使TBT芯片及微控制单元连接至主板的系统总线上； 设置模块，用于定义微控制单元支持TBT芯片的TBT协议参数表，将该TBT协议参数表 存储在EEPR0M中，并通过BIOS系统根据TBT协议参数表设定微控制单元支持TBT芯片所 需的GPI0信号参数； 控制模块，用于根据设定的GPI0信号参数将微控制单元的各个信号管脚Pin与TBT芯 片进行关联来支持TBT协议功能，以及通过系统总线输出GPI0信号控制TBT芯片执行相应 的TBT协议功能。
2. 如权利要求1所述的TBT芯片集成系统，其特征在于，所述的TBT芯片是一种符合连 接器标准的高速I/O端口，其具有高数据传输速率及功能多元化的特性。
3. 如权利要求1所述的TBT芯片集成系统，其特征在于，所述的TBT协议功能包括高效 能周边配备PCIe功能及高解像显示功能。
4. 如权利要求1所述的TBT芯片集成系统，其特征在于，所述的GPI0信号参数包括TBT 芯片执行高效能周边配备PCIe功能的PCIe信号参数以及TBT芯片执行高解像显示的显示 信号参数。
5. 如权利要求1所述的TBT芯片集成系统，其特征在于，所述的TBT协议参数表存储有 微控制单元在不同工作模式下的各个信号管脚Pin的信号参数。
6. -种TBT芯片集成方法，应用于主板的处理器中，所述的主板包括PCIe插槽、系统总 线及BIOS系统、该主板通过PCIe插槽连接有一张 PCIe外接卡，其特征在于，该方法包括： 将TBT芯片、微控制单元及EEPR0M集成在PCIe外接卡上； 将PCIe外接卡接插入PCIe插槽中使TBT芯片及微控制单元连接至主板的系统总线 上； 定义微控制单元支持TBT芯片的TBT协议参数表，并将该TBT协议参数表存储在 EEPR0M 中； 通过BIOS系统根据TBT协议参数表设定微控制单元支持TBT芯片所需的GPI0信号参 数； 根据设定的GPI0信号参数将微控制单元的各个信号管脚Pin与TBT芯片进行关联来 支持TBT协议功能； 通过系统总线输出GPI0信号控制TBT芯片执行相应的TBT协议功能。
7. 如权利要求6所述的TBT芯片集成方法，其特征在于，所述的TBT芯片是一种符合连 接器标准的高速I/O端口，其具有高数据传输速率及功能多元化的特性。
8. 如权利要求6所述的TBT芯片集成方法，其特征在于，所述的TBT协议功能包括高效 能周边配备PCIe功能及高解像显示功能。
9. 如权利要求6所述的TBT芯片集成方法，其特征在于，所述的GPI0信号参数包括TBT 芯片执行高效能周边配备PCIe功能的PCIe信号参数以及TBT芯片执行高解像显示的显示 信号参数。
10.如权利要求6所述的TBT芯片集成方法，其特征在于，所述的TBT协议参数表存储 有微控制单元在不同工作模式下的各个信号管脚Pin的信号参数。
【文档编号】G06F13/20GK104063341SQ201310090084
【公开日】2014年9月24日 申请日期:2013年3月20日 优先权日:2013年3月20日
【发明者】黄宏棋, 潘柏彦 申请人:鸿富锦精密工业(武汉)有限公司, 鸿海精密工业股份有限公司