技术总结
一种微处理器及其方法，该微处理器将±A*B±C形式的融合乘积‑累加运算分路为可由一乘法器与一加法器执行的第一与第二乘积‑累加子运算；其中的第一子运算至少将A与B相乘，且条件地将C累加至部分A与B的乘积、以产生一未舍入非冗余总和；此未舍入非冗余总和于一非限定时间内暂存于由乘法器与加法器共享的存储器中，以使乘法器与加法器得以执行与该乘积‑累加运算无关的其他运算；如果C值尚未加入计算，则第二子运算条件地将C累加至未舍入非冗余总和中，并借此产生一最终舍入结果。
技术研发人员：汤玛士·艾欧玛
受保护的技术使用者：上海兆芯集成电路有限公司
文档号码：201610722859
技术研发日：2015.06.24
技术公布日：2017.01.04