一种总线扩展系统及总线控制的方法与流程

本发明涉及通信
技术领域：
，尤其涉及一种总线扩展系统及总线控制的方法。
背景技术：
：在通信行业中，随着用户数和处理带宽的增加，对业务处理能力的要求也与日俱增。原有做法是插入多块业务板进行处理，随着集成度要求越来越高，现在拟用一块业务板实现原先多块业务板的功能，达到缩小体积减少功耗的目的。为了提高单板的集成度，需要在总线上同时挂载多个cpu进行并行处理。为了实现在总线上同时挂载多个cpu进行并行处理，通常的做法是使用buffer(总线驱动)电路实现总线扩展。若使用buffer电路则必需控制buffer电路上总线数据流的方向，这样会带来两个问题：1.双向信号的传输控制电路较为复杂；2.总线传输有较大延时，传输效率较低。针对上述现有技术存在的问题，有必要提供了一种总线扩展系统及方法，能实现相对于buffer电路的总线扩展，且能简化相关的控制电路，并能提升总线的传输速度，进而提高总线的使用效率。技术实现要素：鉴于上述的分析，本发明旨在提供一种总线扩展系统及总线控制的方法，用以解决现有技术中双向信号的传输控制电路较为复杂，总线传输有较大延时，传输效率较低的问题。本发明的目的主要是通过以下技术方案实现的：提供一种总线扩展系统，包括处理器、m个dsp芯片、ebi总线和n个总线开关；总线开关连接在处理器和dsp芯片之间，每一个总线开关均连接着m个dsp芯片；处理器通过片选信号线，连接所有的总线开关；以及处理器通过ebi总线、经过总线开关的选通与对应的dsp芯片连接；总线开关根据处理器通过片选信号线传输过来的选通信号，以及预先制定的选通规则，选通ebi总线与对应选通信号的dsp芯片连接。其中，所述处理器采用高位地址线作为片选信号线。所述ebi总线包括数据线、地址线和读写控制线；针对数据线、地址线和读写控制线分别设置对应的总线开关，进行dsp芯片的选通。进一步的，总线开关的数量与ebi总线宽度对应，每一个总线开关负责1bit总线的选通：kbit数据线分别采用k个总线开关、mbit地址线分别采用m个总线开关，nbit读写控制线分别采用n个总线开关。本发明还提供了一种使用总线扩展系统进行总线控制的方法，所述总线扩展系统包括处理器、ebi总线、总线开关和dsp芯片，处理器、ebi总线、总线开关和dsp芯片依次连接。总线控制的方法包括以下步骤：步骤s1.处理器根据需求，基于预先制定的选通规则，发送选通信号给总线开关；步骤s2.总线开关根据接收到的选通信号，控制ebi总线与对应选通信号的dsp芯片连接。进一步的，每一个总线开关负责1bit总线的选通。ebi总线包括多个种类的总线时，则在每一类总线的每一bit总线上，均设置相应的总线开关，通过总线开关进行数据流的流向控制。本发明有益效果如下：通过使用总线开关实现总线扩展和总线控制，简化了控制电路，提升了总线的传输速度，提高了总线的使用效率。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。附图说明附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。图1为基于ebi总线的总线扩展系统的示意图；图2为ebi总线中数据线扩展方式的示意图；图3为ebi总线中地址线扩展方式的示意图；图4为ebi总线中读写控制线扩展方式的示意图。具体实施方式下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。本发明公开了一种总线扩展系统，具体包括处理器、n个总线开关、m个dsp(数字信号处理)芯片和ebi总线(n≥1、m≥1)。总线开关连接在处理器和dsp芯片之间。处理器通过片选信号线，连接所有的总线开关；以及处理器通过ebi(externalbusinterface)总线、经过总线开关的选通与对应的dsp芯片连接。总线开关，用于根据处理器通过片选信号线传输过来的选通信号，以及预先制定的选通规则，选通ebi总线与对应选通信号的dsp芯片连接。每一个总线开关均连接着系统中的m个dsp芯片。总线开关开关的数量与数据总线宽度对应，每一个总线开关负责1bit地址总线的选通。本发明的一个具体实施例公开了一种总线扩展系统，如图1所示，总线扩展系统包括arm处理器、14个总线开关、4个dsp芯片和ebi总线。其中，采用arm作为处理器，实施例中示例性的采用4片dsp芯片进行说明。进一步的，ebi总线具体由数据线、地址线和读写控制线三部分组成，针对ebi总线的数据线、地址线和读写控制线分别设置对应的总线开关，进行dsp芯片的选通。ebi总线的数据线、地址线和读写控制线分别经过各自的总线开关与dsp芯片的数据线、地址线和读写控制线连接。其中具体连接哪一个dsp，则由总线开关进行控制。arm处理器使用2根高位地址线作为片选信号线，2根片选信号线进一步连接所有总线开关。arm处理器通过片选信号线发送选通信号(选通1&选通2)给总线开关。总线开关根据选通信号和预先制定的选通规则，选通ebi总线与对应选通信号的dsp芯片连接。预先制定的选通规则如表1，表格中0代表低电平，1代表高电平。表1dsp选通规则选通1选通2选通dsp100选通dsp210选通dsp301选通dsp411针对ebi总线中的数据线、地址线和读写控制线，分别进行总线扩展系统中连接方式的说明。ebi总线中数据线的连接方式如图2所示。实施例中，ebi总线的数据线为双向8bit总线，每一个总线开关负责1bit数据总线的选通，数据线总计使用8片总线开关(1～8)实现arm处理器与4片dsp芯片(dsp1～dsp4)的数据总线连接。以总线开关1为例，总线开关接收选通信号(选通1&选通2)：当选通1&选通2为“00”时，ebi数据线1与dsp1的数据线连接；当选通1&选通2为“10”时，ebi数据线1与dsp2的数据线连接；当选通1&选通2为“01”时，ebi数据线1与dsp3的数据线连接；当选通1&选通2为“11”时，ebi数据线1与dsp4的数据线连接。其余的总线开关2到总线开关8的连接方式和实现方式与总线开关1相同。ebi总线中地址线的连接方式如图3所示。实施例中，ebi总线的地址线为单向4bit总线，每一个总线开关负责1bit地址总线的选通，地址线总计使用4片总线开关(9～12)实现arm处理器与4片dsp芯片(dsp1～dsp4)的地址总线连接。以总线开关9为例，总线开关接收选通信号(选通1&选通2)：当选通1&选通2为“00”时，ebi地址线1与dsp1的地址线连接；当选通1&选通2为“10”时，ebi地址线1与dsp2的地址线连接；当选通1&选通2为“01”时，ebi地址线1与dsp3的地址线连接；当选通1&选通2为“11”时，ebi地址线1与dsp4的地址线连接。其余的总线开关10到总线开关12的连接方式和实现方式与总线开关9相同。ebi总线中读写控制线的连接方式如图4所示。实施例中，ebi总线的读写控制线由单向的读线和写线组成(2bit)，每一个总线开关分别负责读线和写线的选通，读写控制线总计使用了2片总线开关(13、14)实现arm处理器与4片dsp芯片(dsp1～dsp4)的读写控制线连接。以总线开关13为例，总线开关接收选通信号(选通1&选通2)：当选通1&选通2为“00”时，ebi读线与dsp1的读写控制线连接；当选通1&选通2为“10”时，ebi读线与dsp2的读写控制线连接；当选通1&选通2为“01”时，ebi读线与dsp3的读写控制线连接；当选通1&选通2为“11”时，ebi读线与dsp4的读写控制线连接。总线开关14的实现方式与总线开关13相同。本实施例中dsp(数字信号处理)芯片有4片，但本发明并不局限于4片dsp芯片，仅以4片dsp芯片为例进行示例性说明。本发明的另一个实施例，公开了一种使用总线扩展系统进行总线控制的方法，所述总线扩展系统，具体包括处理器、总线开关、dsp芯片和ebi总线。处理器、ebi总线、总线开关和dsp芯片依次连接。具体的，总线开关连接在处理器和dsp芯片之间，用于选通ebi总线与对应选通信号的dsp芯片连接。具体包括以下步骤：步骤s1.处理器根据需求，基于预先制定的选通规则，发送选通信号给总线开关；步骤s2.总线开关根据接收到的选通信号，控制ebi总线与对应选通信号的dsp芯片连接。进一步的，每一个总线开关负责1bit总线的选通，ebi总线包括多个种类的总线时，则在每一类总线的每一bit总线上，均设置相应的总线开关，通过总线开关进行数据流的流向控制。实施例中ebi总线具体包括8bit数据线、4bit地址线和2bit读写控制线，则对应数据线设置8个总线开关、对应地址线设置4个总线开关，以及对应读写控制线设置2个总线开关。综上所述，本发明实施例提供了一种总线扩展系统和一种使用总线扩展系统进行总线控制的方法，通过使用总线开关，不需控制双向数据流的流向，总线扩展时可以大幅简化系统设计。此外，总线开关的传输延时小于总线驱动芯片的传输延时，因此可以大幅提升总线的传输速度，提高了总线的使用效率，提升系统性能，尤其适用于高速总线的数据传输。本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。当前第1页12