存储器系统及其操作方法与流程

本申请要求于2016年11月24日向韩国知识产权局提交的申请号为 10-2016-0157117的韩国专利申请的优先权，其全部公开内容通过引用并 入本文。

技术领域

示例性实施例涉及一种包括存储器装置的存储器系统及其操作方 法。

背景技术：

计算机环境范例已经变为可以在任何时间任何地点使用的普适计算 系统。因此，诸如移动电话、数码照相机和笔记本计算机的便携式电子 装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多 个存储器装置的存储器系统来存储数据。存储器系统可以用作便携式电 子装置的主存储器装置或辅助存储器装置。

由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用 性、高的信息存取速度和低功耗。具有这种优点的存储器系统的示例包 括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱 动器(SSD)。

传统的存储器系统既管理对应于存储器装置的用户数据的元数据又 管理表示元数据的变化的记录的元日志(meta-log)。通常，存储器系统 生成反映元数据的变化的元日志，然后基于元日志来更新元数据。需要 大量资源来管理元日志和元数据。

技术实现要素：

本发明的各个实施例涉及一种改进的存储器系统。存储器系统可以 优化元数据和元日志的管理，从而提高存储器系统采用的存储器装置的 使用效率，并有可能更快速和可靠地处理至存储器装置的数据。本发明 的各个实施例涉及改进的存储器系统的操作方法。

在实施例中，存储器系统可以包括：非易失性存储器装置，其适于 存储请求写入的数据；以及控制器，其包括适于存储用于请求写入的数 据的元数据的第一易失性存储器区域和适于存储元数据的元日志的第二 易失性存储器区域，该控制器可以根据元数据的逻辑地址范围存储元数 据或元日志。

控制器可以通过将元数据的逻辑地址范围与预定的阈值范围比较来 存储元数据或元日志。

当元数据的逻辑地址范围在预定的阈值范围内时，控制器可以将元 数据存储在第一区域中。

当元数据的逻辑地址范围未在预定的阈值范围内时，控制器可以将 元日志存储在第二区域中。

存储在第一区域中的元数据可以被划分成多个元数据组，每个元数 据组具有在预定的阈值范围内的逻辑地址范围，以及通过单个存储操作 被存储到非易失性存储器装置中的合适大小，并且当第二区域中的元日 志的数量达到预定的阈值数量时，控制器可以进一步：选择存储在第二 区域中的一个或多个元日志，使得相应的元数据被包括在多个元数据组 中的单个元数据组中；基于存储在第二区域中的元日志更新元数据；使 用于更新元数据的元日志无效；将更新的元数据、无效元日志以及剩余 的有效元日志存储在非易失性存储器装置中；并擦除第二个区域中的无 效元日志。

各个元数据可以包括映射到存储在非易失性存储器装置中的请求写 入的数据的物理地址的逻辑地址，并且各个元日志可以包括映射到存储 在非易失性存储器装置中的请求写入的数据的物理地址的逻辑地址。

当关闭存储器系统时，控制器可以进一步：基于存储在第二区域中 的全部元日志来更新元数据；使存储在第二区域中的全部元日志无效； 将全部元数据和全部元日志存储在非易失性存储器装置中；并擦除第二 个区域中的无效元日志。

各个元日志可以表示存储在第一易失性存储器区域中的各个元数据 的变化历史。

控制器可以通过多个存储操作并由多个元数据组的单元将元数据存 储在非易失性存储器装置中。

在实施例中，一种用于包括非易失性存储器装置以及第一易失性存 储器区域和第二易失性存储器区域的存储器系统的操作方法，该操作方 法可以包括：将请求写入的数据存储在非易失性存储器装置中；以及根 据元数据的逻辑地址范围，将用于请求写入的数据的元数据存储在第一 易失性存储器区域中，或者存储用于元数据的元日志。

通过将元数据的逻辑地址范围与预定的阈值范围比较，可以执行存 储元数据或元日志。

当元数据的逻辑地址范围在预定的阈值范围内时，可以执行存储元 数据。

当元数据的逻辑地址范围未在预定的阈值范围内时，可以执行存储 元日志。

存储在第一区域中的元数据可以被划分成多个元数据组，每个元数 据组具有在预定的阈值范围内的逻辑地址范围，以及通过单个存储操作 被存储到非易失性存储器装置中的合适大小，并且当第二区域中的元日 志的数量达到预定的阈值数量时，该方法可以进一步包括：选择存储在 第二区域中的一个或多个元日志，使得相应的元数据被包括在多个元数 据组之中的单个元数据组中；基于存储在第二区域中的元日志更新元数 据；使用于更新元数据的元日志无效；将更新的元数据、无效元日志以 及剩余的有效元日志存储在非易失性存储器装置中；并擦除第二区域中 的无效元日志。

各个元数据可以包括映射到存储在非易失性存储器装置中的请求写 入的数据的物理地址的逻辑地址，并且各个元日志可以包括映射到存储 在非易失性存储器装置中的请求写入的数据的物理地址的逻辑地址。

当关闭存储器系统时，该方法可以进一步包括：基于存储在第二区 域中的全部元日志来更新元数据；使存储在第二区域中的全部元日志无 效；将全部元数据和全部元日志存储在非易失性存储器装置中；并擦除 第二区域中的无效元日志。

各个元日志可以表示存储在第一易失性存储器区域中的各个元数据 的变化历史。

可以通过多个存储操作并由多个元数据组的单元来执行将元数据存 储在非易失性存储器装置中。

附图说明

从下面参照附图的详细描述，本发明的这些和其它特征和优点对于 本发明所属领域的技术人员将变得显而易见，其中：

图1是说明根据本发明的实施例的包括存储器系统的数据处理系统 的框图。

图2是说明在图1的存储器系统中采用的存储器装置的示例性配置的 示意图。

图3是说明图2的存储器装置中的存储器块的存储器单元阵列的示例 性配置的电路图。

图4是说明图2的存储器装置的示例性三维结构的示意图。

图5是说明根据本发明的实施例的存储器系统的操作方法的简图。

图6是说明图5所示的添加元日志的步骤的简图。

图7是说明图5所示的将元数据存储至存储器装置中的步骤的简图。

图8至图12是说明图5所示的操作方法的简图。

图13至图18是说明包括图1至图12的存储器系统的数据处理系统和 电子设备的简图。

具体实施方式

以下参照附图更详细地描述本发明的各个实施例。然而，注意到， 本发明可以不同的其他实施例、形式以及其变型实施，并且不应被解释 为限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开将 是彻底和完整的，并且将本发明完全传达给本发明所属领域的技术人员。 在整个本公开中，本发明的各个附图和实施例中的相同的附图标记表示 相同的部件。

将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三” 等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于 区分一个元件和另一个元件。因此，在不脱离本发明的精神和范围的情 况下，下面描述的第一元件也可以被称为第二元件或第三元件。

附图不一定按比例绘制，并且在一些实例中，比例可能已经被夸大 以便清楚地说明实施例的各个特征。

将理解的是，当元件被称为“连接至”或“联接至”另一元件时， 其可以直接在其它元件上，连接至或被联接至其它元件，或者可能存在 一个或多个中间元件。此外，还将理解的是，当元件称为两个元件“之 间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多 个中间元件。

本文使用的术语仅用于描述特定实施例的目的，而不是限制本发明。 如本文所使用的，除非上下文另有明确指示，否则单数形式也旨在包括 复数形式。将进一步理解的是，当在本说明书中使用术语“包括”、“包 括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并且不排 除一个或多个其它元件的存在或添加。如本文所用，术语“和/或”包括 一个或多个相关列出的项目的任何和所有组合。

除非另有定义，否则本文使用的包括技术和科学术语的所有术语具 有与本发明所属领域的普通技术人员基于本公开通常理解的含义相同的 含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应 被解释为具有与本公开和相关领域的技术语境中的含义一致的含义，并 且将不以理想化或过于正式的意义来解释，除非本文如此明确这样定义。

在下面的描述中，阐述了许多具体细节以便提供对本发明的透彻理 解。可以在没有一些或全部这些具体细节中的情况下实践本发明。在其 他情况中，为了不使本发明被不必要地模糊，没有详细描述公知的进程 结构和/或进程。

还注意的是，在一些情况中，对于相关领域的技术人员显而易见的 是，结合一个实施例描述的特征或元件可以单独使用或与另一实施例的 其它特征或元件组合使用，除非另有明确说明。

图1是说明根据本发明的实施例的包括存储器系统110的数据处理系 统100的框图。

参照图1，数据处理系统100可以包括主机102和存储器系统110。

主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的便携 式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装 置。

存储器系统110可以响应于主机102的请求而操作以便为主机102存 储数据。存储器系统110的非限制性示例可以包括固态驱动器(SSD)、多 媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通 用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计 算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC (eMMC)、缩小尺寸MMC(RS-MMC)和微型MMC。SD卡可以包括迷 你SD卡和微型SD卡。

存储器系统110可以由各种类型的存储器装置实施。包括在存储器系 统110中的存储装置的非限制性示例可以包括诸如DRAM动态随机存取 存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置，以及诸 如下列的非易失性存储器装置：只读存储器(ROM)、掩膜ROM(MROM)、 可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程 ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁抗RAM (MRAM)、电阻式RAM(RRAM)和闪速存储器。闪速存储器可以具 有三维(3D)堆叠结构。

存储器系统110可以包括存储器装置150和控制器130。存储器装置 150可以为主机102存储数据，控制器130可以控制数据在存储器装置150 中的存储。

控制器130和存储器装置150可以被集成至单个半导体器装置中，单 个半导体器装置可以被包括在如上所例示的各种类型的存储器系统中。

存储器系统110的非限制性应用示例可以包括计算机、超级移动PC (UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网 络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式 多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数字照相机、 数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录 器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记 录器、数字视频播放器、构成数据中心的存储器装置、能够在无线环境 中发送/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算 机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之 一、无线射频识别(RFID)装置或构成计算系统的各种部件之一。

存储器装置150可以是非易失性存储器装置，并且即使不提供电力， 其可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从 主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机 102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管 芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块 152至156中的每一个可以包括多个页面，并且每个页面可以包括联接至 字线的多个存储器单元。

控制器130可以响应于来自主机102的请求控制存储器装置150。例 如，控制器130可以将从存储器装置150中读取的数据提供到主机102，并 将由主机102提供的数据存储至存储器装置150中。对于该操作，控制器 130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操 作。

控制器130可以包括主机接口(I/F)单元132、处理器134、错误校正 码(ECC)单元138、电源管理单元(PMU)140、存储器装置控制器(MDC) 142和存储器144，其全部通过内部总线可操作地联接。

主机接口单元132可以被配置成处理主机102的命令和数据，并且可 以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串 行总线(USB)、多媒体卡(MMC)、外围组件高速互连(PCI-E)、小型 计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、 并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动 电子(IDE)。

ECC单元138可以检测和校正包含在从存储器装置150中读取的数据 中的错误。换句话说，ECC单元138可以通过在ECC编码过程期间使用的 ECC码对从存储器装置150中读取的数据执行错误校正解码进程。根据错 误校正解码进程的结果，ECC单元138可以输出信号，例如错误校正成功 /失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138 不会校正错误位，并且可以输出错误校正失败信号。

ECC单元138可以通过诸如以下的编码调制执行错误校正，诸如低密 度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆 (Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门 (Reed-Solomon)码、卷积码、递归系统码(RSC)、网格编码调制(TCM) 和分组编码调制(BCM)。然而，ECC单元138不限于此。ECC单元138可 以包括用于错误校正的所有电路、模块、系统或装置。

PMU 140可以提供和管理控制器130的电力。

MDC 142可以用作用于接口连接控制器130和存储器装置150的存储 器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装 置150。当存储器装置150是闪速存储器或具体地是NAND闪速存储器时， MDC 142可以是NAND闪速控制器，并可以在处理器134的控制下生成用 于存储器装置150的控制信号并处理待被提供给存储器装置150的数据。 MDC 142可以用作处理控制器130和存储器装置150之间的命令和数据的 接口(例如，NAND闪存接口)。具体地，MDC 142可以支持控制器130 和存储器装置150之间的数据传输。

存储器144可以用作存储器系统110和控制器130的工作存储器，并存 储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来 自主机102的请求控制存储器装置150以执行读取操作、写入操作、编程 操作和擦除操作。控制器130可以将从存储器装置150中读取的数据提供 给主机102并可以将从主机102提供的数据存储至存储器装置150中。存储 器144可以存储控制器130和存储器装置150执行这些操作所需的数据。

存储器144可以通过易失性存储器实施。例如，存储器144可以通过 静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。 存储器144可以设置在控制器130内部或控制器130外部。图1例示了设置 在控制器130内部的存储器144。在实施例中，存储器144可以通过具有在 存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器 实施。

处理器134可以控制存储器系统110的全部操作。处理器134可以驱动 固件来控制存储器系统110的全部操作。固件可被称为闪存转换层(FTL)。

控制器130的处理器134可以包括用于执行存储器装置150的坏管理 操作的管理单元(未示出)。管理单元可以执行用于检查包括在存储器装 置150中的多个存储块152至156中的坏块的坏块管理操作，在该坏块中在 编程操作期间由于NAND闪速存储器的特性而发生编程失败。管理单元 可以将坏块的编程失败的数据写入到新的存储块中。在具有3D堆叠结构 的存储器装置150中，坏块管理操作可降低存储器装置150的使用效率和 存储器系统110的可靠性。因此，需要更可靠地执行坏块管理操作。

图2是说明存储器装置150的示意图。

参照图2，存储器装置150可以包括多个存储块0至N-1，并且块0至N-1 中的每一个可以包括多个页面，例如2^M个页面，页面的数量可以根据电 路设计而变化。包括在各个存储块0至N-1中的存储器单元可以是以下中 的一个或多个：存储1位数据的单层单元(SLC)、存储2位数据的双层单 元(MLC)、存储3位数据的三层单元(TLC)、存储4位数据的四层单元 (QLC)、存储5位或更多位数据的多层单元等。

图3是说明存储器装置150中的存储块的存储器单元阵列的示例性配 置的电路图。

参照图3，可以对应于包括在存储器系统110的存储器装置150中的多 个存储块152至156中的任一个的存储块330可以包括联接到多个对应位 线BL0至BLm-1的多个单元串340。每列的单元串340可以包括一个或多个 漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元 MC0至MCn-1可以串联地联接在漏极选择晶体管DST和源极选择晶体管 SST之间。在实施例中，存储器单元MC0至MCn-1中的每一个可以通过能 够存储多位的数据信息的MLC实施。单元串340中的每一个可以被电联接 至多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元串 被联接至第一位线BL0，最后一个单元串被联接至最后位线BLm-1。

虽然图3示出了NAND闪速存储器单元，但本发明不限于此。注意的 是，存储器单元可以是NOR闪速存储器单元，或者包括组合在其中的两 种或更多种存储器单元的混合闪速存储器单元。另外，注意的是，存储 器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或 是包括作为电荷存储层的绝缘层的电荷撷取闪存(CTF)存储器装置。

存储器装置150进一步可以包括电压供应单元310，其根据操作模式 提供包括程序电压、读取电压和通过电压的字线电压以供应至字线。电 压供应单元310的电压生成操作可以通过控制电路来控制(未示出)。在 控制电路的控制下，电压供应单元310可以选择存储器单元阵列的存储块 (或扇区)中的一个，选择被选择的存储块的字线中的一个，并可能根 据需要将字线电压提供给被选择的字线和未被选择的字线。

存储器装置150可以包括通过控制电路控制的读取/写入电路320。在 检验/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元 阵列中读取数据的读出放大器。在编程操作期间，读取/写入电路320可以 用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。 在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待被存 储到存储器单元阵列中的数据，并根据接收的数据来驱动位线。读取/写 入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个 页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多 个锁存器(未示出)。

图4是说明存储器装置150的示例性3D结构的示意图。

存储器装置150可以通过2D存储器装置或3D存储器装置来实施。具 体地，如图4所示，存储器装置150可以通过具有3D堆叠结构的非易失性 存储器装置实施。当存储器装置150具有3D结构时，存储器装置150可以 包括多个存储块BLK0至BLKN-1，存储块中的每一个具有3D结构(或垂 直结构)。

图5是说明根据本发明的实施例的存储器系统130的操作方法的简 图。图8至图12是说明图5所示的操作方法的简图。

当用户数据被写入存储器系统130的存储器装置150时，对应于用户 数据的元数据与用户数据一起被存储在存储器装置150中。

元数据是描述用户数据的数据，即关于用户数据的属性和/或用户数 据的逻辑地址和物理地址之间的映射关系的信息。

参照图5，根据本发明的实施例的存储器系统110的操作方法可以在 步骤511中通过打开存储器系统110开始。例如，基于从主机102接收的命 令，可以打开存储器系统110。

如果存储器系统110被打开，则控制器130可以启用存储器144中的元 区域。元区域可以包括第一区域和第二区域。第一区域可以存储对应于 写入存储器装置150中的用户数据的元数据。例如，如图8A所示，第一区 域可以将元数据存储在映射表中。在映射表中，逻辑地址被分别映射至 存储器装置150的物理地址。当存储器系统110被打开时，控制器130可以 访问存储器装置150并且读取对应于存储在存储器装置150中的用户数据 的元数据。

元数据被存储在作为非易失性存储器装置的存储器装置150中。控制 器130的存储器144是易失性存储器，并且仅可以临时存储元数据。

元数据包括存储器装置150的逻辑地址和物理地址，并且通常具有相 对大的大小。元数据还可以包括关于用户数据的附加信息。即使当控制 器130的存储器144足够大以存储全部元数据时，也许不可能通过单个存 储操作将全部元数据存储至存储器装置150中。因此，元数据可以被划分 成多个组，每一组具有预设大小，并且多个元数据组可以通过多个存储 操作被存储在存储器装置150中。例如，全部元数据可以被划分成五组， 并且可以执行五个数据存储操作以将全部元数据存储中存储器装置150 中。

在存储器144的大小不足够大到存储全部元数据的情况下，整个元数 据仅被存储在存储器装置150中，并且只有一些元数据可以被存储在存储 器144中。在这种情况下，被存储在存储器144中的全部元数据可以通过 单个存储操作被存储在存储器装置150中。然而，当整个元数据被更新时， 因为存储在存储器144中的元数据仅仅是整个元数据中的一些，所以也可 以执行多个存储操作。

第二区域可以被分配用于存储表示存储在第一区域中的各个元数据 的变化历史的元日志。当第一区域的元数据被更新时，也可以更新元日 志。因此，如图8B所示，第二区域可以将元日志存储在映射表中。在元 日志映射表中，存储器装置150的逻辑地址和物理地址被映射至彼此。存 储在第二区域中的地址可以表示变化的元数据。当存储器系统110被打开 时，第二区域可以是空的。

例如，在操作513中可以接收用于用户数据的写入请求。写入请求可 以包括用户数据的大小和逻辑地址。例如，写入请求可以包括作为用户 数据的逻辑地址的“逻辑值3”。控制器130可以对应于逻辑地址“逻辑值 3”而将“物理值3”分配作为存储器装置150中的用于用户数据的物理地 址。因此，对应于写入请求的用户数据，可以生成表示彼此映射的“逻 辑值3”和“物理值3”的元数据。

控制器130可以在操作515中分析写入请求以识别根据请求被写入的 用户数据生成的元数据的逻辑地址。

在操作517中，控制器130可以确定写入请求是否满足旁路(bypass) 条件。例如，旁路条件可能要求对应于写入请求的元数据的逻辑地址的 范围在预定的阈值范围内。因此，处理器134可以将对应于写入请求的元 数据的逻辑地址的范围与预定的阈值范围比较。也就是说，控制器130可 以确定元数据的逻辑地址范围是否在预定的阈值范围内。

例如，当根据请求被写入的用户数据生成的十个元数据的各个逻辑 地址值被检查时，十个元数据可以具有连续值，使得其逻辑地址范围可 以在预定的阈值范围内。在这种情况下，可以确定对应于十个元数据的 写入请求满足旁路条件。

另一方面，当十个元数据可以具有分布式或广泛分散的逻辑地址值， 使得其逻辑地址范围未在预定的阈值范围内。在这种情况下，可以确定 对应于分布式或广泛分散的十个元数据的写入请求不满足旁路条件。

作为操作517的结果，当写入请求满足旁路条件时，则控制器130可 以在操作519中将元数据更新到第一区域，但是由于更新操作可能不会生 成元数据的元日志。因此，元日志不会被添加到第二个区域。也就是说， 控制器130更新第一区域中的元数据而未将元日志添加到第二区域。例 如，如图9所示，控制器130可以将用户数据的逻辑地址(例如，“逻辑值 3”)映射至写入请求的用户数据的物理地址(例如，“物理值3”)。当“物 理值3”对应于块1的页面0时，则控制器130可以将“逻辑值3”的元数据 映射至“物理值3”的块1的页面0。以这种方式，在操作519中可以在第 一区域中更新元数据。

作为操作517的结果，当写入请求不满足旁路条件时，则控制器130 在操作521中可以生成为新变化的元数据的元日志，并将生成的元日志存 储在第二区域中。也就是说，当元数据的逻辑地址范围超过阈值范围时， 控制器130不会更新第一区域中的元数据。相反，控制器130生成为新变 化的元数据的元日志，并将元日志存储在第二区域中。例如，如图10A至 10B所示，控制器130可以生成表示用户数据的逻辑地址和物理地址之间 的映射关系的元日志，并将元日志存储在第二区域中。

图6是说明图5的操作521的简图。

参照图6，控制器130可以在操作611中将元日志添加到存储器144的 第二区域中。例如，如果第二区域是空的，则如图10A所示，控制器130 可以添加元日志。可选地，如果在第二区域中存在至少一个其他元日志， 则控制器130可以如图10B所示添加元日志。

控制器130可以在操作613中确定第二区域是否满足更新条件。更新 条件可能要求存储在第二区域中的元日志的数量达到预设的阈值数量。 因此，处理器134可以在操作613中将存储在第二区域中的元数据的数量 与预设的阈值数量比较，并且确定存储在第二区域中的元日志的数量是 否已经达到预设的阈值数量。

作为操作613的结果，如果确定第二区域满足更新条件，则控制器130 可以在操作615中使用存储在第二区域中的元日志中的至少一个来更新 存储在第一区域中的元数据。例如，如果第二区域中的元日志的数量已 经达到预设的阈值数量，则控制器130可以使用存在于第二个区域的元日 志中的至少一个来更新存在于第一区域中的元数据。在实施例中，当第 二区域中的元日志的数量达到预设的阈值数量时，则控制器130使用存在 于第二区域中的全部元日志来更新存在于第一区域中的元数据。

例如，在如图10B所示元日志被存储在第二区域中的情况下，控制器 130可以使用存在于第二区域中的元日志中的至少一个来更新第一区域 的相应元数据，并且使用于更新元数据的元日志无效。例如，控制器130 可以在第二区域中使用对应于“逻辑值3”、“物理值3”、“逻辑值10”和 “物理值1”的元日志来更新第一区域的相应元数据，并使这些元日志无 效。也就是说，当控制器130使用第二区域中的对应于“逻辑值3”、“物 理值3”、“逻辑值10”和“物理值1”的元日志更新第一个区域的相应元 数据时，如图11A所示，控制器130可以“逻辑值3”映射至表示块1的页 面0的“物理值3”并且“逻辑值10”映射至表示块0的页面1的“物理值1” 的方式来更新第一区域的元数据。

因此，在实施例中，当使用存在于第二区域中的元日志更新存在于 第一区域中的元数据并且对应于更新的元数据的元日志被无效时，一些 元日志可以用于更新元数据并且被无效，同时其他元日志可不用于更新 元数据或被无效。

选择用于更新元数据的元日志并且使元日志无效的标准是对应于存 在于第二区域中的元日志的写入请求不满足参照操作517和521描述的旁 路条件。也就是说，对应于存在于第二区域中的元日志的元数据的逻辑 地址的范围不在预定的阈值范围内。

如上所述，由于元数据的大小可能相对较大，则可以执行多个存储 操作以将全部元数据存储在存储器装置150中。在实施例中，存在于第一 区域中的元数据被划分成多个组，并且以组为基础被管理，其中每个组 具有预设数量的元数据(即，大小)。例如，存在于第一区域中的元数据 可以基于逻辑地址的预定的阈值范围，即，参照操作517所描述的旁路条 件来划分。例如，存在于第一区域中的元数据可以根据逻辑地址的阈值 范围被划分为五组。当在存储器装置150中使用通过单个存储操作存储一 个组的方法，然后使用五个存储操作来用于存储时，则全部元数据都存 在于第一区域中。

然而，如参照操作517和521所述，对应于存在于第二区域中的元日 志的元数据的逻辑地址范围不会在预定的阈值范围内。也就是说，对应 于存在于第二区域中的元日志的元数据可以具有分布式或广泛分散的逻 辑地址值。因此，如果假设使用存在于第二区域中的全部元日志来更新 第一区域中的元数据，则可以同时更新第一区域中的多个元数据组。同 时更新第一区域中的多个元数据组可以导致执行多个存储操作，以便将 多个元数据组存储到存储器装置150中，其中多个元数据组包括第一区域 中的分布式逻辑地址值的更新的元数据。然而，这可能是效率较低的操 作方法。

因此，在本发明的优选实施例中，当基于存在于第二区域中的元日 志来更新存在于第一区域中的元数据时，则可以利用存储在第一区域中 的各个元数据组的单元来选择用于元数据的更新和无效的元日志。也就 是说，可以这样的方式来选择用于元数据的更新和无效的元日志：待被 更新的相应元数据被包括在第一区域中的多个元数据组之中的单个数据 组中。因此，元数据的更新可以通过第一区域中的相应元数据组的单元 来执行。当在更新之后将第一区域的元数据存储在存储器装置150中时， 它不会是全部元数据(即，全部多个元数据组)，而是包括需要存储在存 储器装置150中的更新的元数据的单个元数据组。因为用于更新元数据和 无效的元日志被选择，使得待被更新的相应元数据被包括在第一区域中 的多个元数据组之中的单个元数据中，所以仅执行单个存储操作以将基 于元日志的元数据的更新反映到存储器装置150中。

因此，当基于第二区域的元日志更新第一区域的元数据，且对应于 更新的元数据的元日志被无效时，用于更新元数据的元日志可被无效， 而其他元日志可能不会被无效。另有说明，存在于第二个区域中的元日 志中的已经用于更新存在于第一个区域中的元数据的元日志被转换成无 效状态，而尚未使用的元日志保持在有效状态。

控制器130可在操作617中将第二区域的有效元日志传输至存储器设 备150。存储器装置150可在操作619中存储从控制器130接收的有效元日 志。例如存储器装置150可以将有效的元日志存储在预定存储有效元日志 的区域，例如存储器装置150的第二空间(未示出)。

控制器130可以在操作621中将第二区域的无效元日志传输至存储器 装置150中。存储器装置150可以在操作623中存储从控制器130接收到的 无效元日志。例如，存储器装置150可将无效元日志存储在预定存储无效 元日志的区域，例如存储器装置150的第三空间(未示出)。

控制器130可以在操作625中从存储器144的第二区域中移除无效元 日志。在第二区域中的全部元日志无效的情况下，当控制器130从第二区 域移除无效元日志时，第二区域可以被清空。在第二区域中只有一些元 日志无效的情况下，当控制器130从第二区域中移除无效元日志时，其他 有效元日志可以保持在第二区域中的有效状态。

例如，当如图10B所示，元日志被包括在第二区域中时，可使用图11B 中所示的“逻辑值3”和“物理值3”的元日志以及“逻辑值10”和“物 理值1”的元日志更新第一区域的元数据，如图11A所示，控制器130可以 “逻辑值3”被映射到表示块1的页面0的“物理值3”、“逻辑值10”被映 射到表示块0的页面1的“物理值1”的方式来更新第一区域的元数据。因 此，“逻辑值3”和“物理值3”的元日志以及“逻辑值10”和“物理值1” 的元日志可以在第二区域中被无效。因此，两个无效元日志可以被存储 在存储器装置150中，然后如图11C所示从第二区域移除。另外，如图11C 所示，“逻辑值20”和“物理值2”的一个有效元数据即使在已经被存储 在存储器装置150中之后也可以保留在第二区域中，而不是被移除。随后， 控制器130可以转到图5的操作523。

当在操作613中确定第二区域不满足更新条件时，控制器130可以转 到图5的操作523。例如，当存在于第二区域中的元日志的数量未达到阈 值数量时，控制器130可以按原样保护存在于第二区域中的元日志。另外， 控制器130还可以按原样保护存在于第一区域中的元数据。

往回参照图5，当存储器系统110被关闭时，控制器130可以在操作523 中检测存储器系统110的关闭事件。例如，基于主机102的命令，控制器 130可以检测用于关闭存储器系统110的事件。控制器130可以在操作525 中将存在于第一区域中的元数据和存在于第二区域中的元日志存储在存 储器装置150中。控制器130可以使用存在于第二区域中的全部元日志来 更新第一区域的元数据、使存在于第二区域中的全部元日志无效、将无 效的元日志存储在存储器装置150中、擦除第二区域、然后将已被更新的 第一区域的元数据存储在存储器装置150中。

图7是说明图5的操作525的简图。

参照图7，控制器130可以在操作711中确定元日志是否存在于存储器 144的第二区域中。

如果在操作711中确定在第二区域中不存在元日志，则控制器130可 以进行到操作527。如果在操作711中确定在第二区域中存在元日志，则 控制器130可以在操作713中使用存在于第二区域中的全部元日志更新存 在于第一区域中的元数据。

使用元日志的元数据的更新方案可以与参照操作615所描述的更新 方案相同。例如，如图10B或图11C所示，如果第二区域中存在元日志， 则控制器130可以使用存在于第二区域中的全部元日志来更新存在于第 一区域中的元数据。也就是说，如果元日志以如图10B所示形式存在于第 二区域中，则控制器130可以为第一区域提供用“逻辑值3”和“物理值3” 映射的元日志、用“逻辑值10”和“物理值1”映射的元日志以及用“逻 辑值20”和“物理值2”映射的元日志。由此，如图12所示，控制器130 可以映射第一区域的元数据的对应于“物理值3”的“逻辑值3”，例如， 块1和页面0，对应于“物理值1”的“逻辑值10”，例如块0和页面1，以 及对应于“物理值2”的“逻辑值20”，例如块2和页面4。可选地，如果 元日志以图11C所示的形式存在于第二区域中，则控制器130可以为第一 区域提供用“逻辑值20”和“物理值2”映射的元日志。由此，如图12所 示，控制器130可以映射第一区域的元数据的对应于“物理值2”的“逻 辑值20”，例如块2和页面4。

随后，控制器130可以在操作715中将第一区域的元数据传输至存储 器装置150。存储器装置150可在操作717中存储元数据。此处，在对第一 区域的多个元数据组更新存在于第一区域中的元数据的情况下，可以通 过对各个更新的元数据组重复操作715和操作717来执行多个存储操作。 随后，控制器130可以进行到图5的操作527。

参照图5，控制器130可以在操作527中关闭存储器系统110。由此， 可以终止存储器系统110的操作。

根据各个实施例，存储器系统110可以响应于用户数据的写入请求来 更新元数据。在这方面，即使不生成元日志，存储器系统110可以更新元 数据。因此，可以减少管理存储器系统110中的元日志和元数据所需的资 源。

下面将参照图13至图18详细描述包括存储器系统110的数据处理系 统和电子设备。

图13是说明根据本发明的实施例的包括存储器系统的数据处理系统 的简图。图13是示意性地说明应用了根据实施例的存储器系统的存储卡 系统的简图。

参照图13，存储卡系统6100包括存储器控制器6120、存储器装置6130 和连接器6110。

详细地，存储器控制器6120可以与存储器装置6130连接，并且可以 访问存储器装置6130。在一些实施例中，存储器装置6130可以通过非易 失性存储器(NVM)来实施。例如，存储器控制器6120可以控制存储器 装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器 6120可以提供存储器装置6130和主机(未示出)之间的接口，并且可以 驱动用于控制存储器装置6130的固件。例如，存储器控制器6120可以对 应于上面参照图1所描述的存储器系统110中的控制器130，并且存储器装 置6130可以对应于上面参照图1所描述的存储器系统110中的存储器装置 150。

因此，存储器控制器6120可以包括如图1所示的诸如随机存取存储器 (RAM)、处理单元、主机接口、存储器接口和错误校正单元的部件。

存储器控制器6120可以通过连接器6110与外部装置(例如，上面参 照图1所描述的主机102)通信。例如，如上参照图1所述，存储器控制器 6120可以被配置成通过诸如以下各种通信协议中的至少一个与外部装置 通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、 外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、 并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、 集成驱动电子(IDE)、火线，通用闪存(UFS)、无线保真(WI-FI)和 蓝牙。因此，根据实施例的存储器系统和数据处理系统可以应用于有线/ 无线电子设备，例如移动电子设备。

存储器装置6130可以利用非易失性存储器来实施。例如，存储器装 置6130可以利用诸如以下各种非易失性存储器装置来实施：电可擦除和 可编程ROM(EPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM (PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩 磁性RAM(STT-MRAM)。

存储器控制器6120和存储器装置6130可以被集成到单个半导体装置 中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半 导体装置中来构造固态驱动器(SSD)。存储器控制器6120和存储器装置 6130可以构成存储卡，例如PC卡(PCMCIA：个人计算机存储卡国际协 会)、紧凑型闪存卡(CF)、智能媒体卡(SM和SMC)、存储棒、多媒体 卡(MMC，RS-MMC，MMCmicro和eMMC)、SD卡(例如，SD，迷你 SD，微型SD和SDHC)和通用闪存(UFS)。

图14是示意性地说明根据本发明的实施例的包括存储器系统的数据 处理系统的示例的简图。

参照图14，数据处理系统6200包括可以利用至少一个非易失性存储 器(NVM)实施的存储器装置6230和用于控制存储器装置6230的存储器 控制器6220。数据处理系统6200可以是如上参照图1所述的例如存储卡 (例如，CF，SD和微型SD)的存储介质。存储器装置6230可以对应于上 面参照图1所描述的存储器系统110中的存储器装置150，存储器控制器 6220可以对应于上面参照图1描述的存储器系统110中的控制器130。

存储器控制器6220可以响应于从主机6210接收的请求来控制对存储 器装置6230的包括读取操作、写入操作和擦除操作的操作。存储器控制 器6220可以包括中央处理单元(CPU)6221、作为缓冲存储器的随机存 取存储器(RAM)6222、错误校正码(ECC)电路6223、主机接口6224 和作为存储器接口的NVM接口6225，其全部通过内部总线联接。

CPU 6221可以控制对存储器装置6230的诸如读取操作、写入操作、 文件系统管理操作、坏页面管理操作的操作。RAM 6222可以根据CPU 6221的控制来操作，并且可以用作工作存储器、缓冲存储器、高速缓冲 存储器等。在RAM 6222用作工作存储器的情况下，通过CPU 6221处理的 数据被临时存储在RAM 6222中。在RAM 6222用作缓冲存储器的情况下， RAM 6222用于缓冲从主机6210传输至存储器装置6230或从存储器装置 6230传输至主机6210的数据。在RAM 6222用作高速缓冲存储器的情况 下，RAM 6222可以用于使低速的存储器装置6230能够以高速运行。

ECC电路6223对应于上面参照图1所描述的控制器130的ECC单元 138。如上参照图1所描述，ECC电路6223可以生成用于校正从存储器装 置6230接收的数据中的失效位或错误位的错误校正码(ECC)。ECC电路 6223可以对提供给存储器装置6230的数据执行错误校正编码，并且可以 生成添加有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置 6230中。ECC电路6223可以对从存储器装置6230输出的数据执行错误校 正解码。此时，ECC电路6223可以通过使用奇偶校验位来校正错误。例 如，如上参照图1所描述，ECC电路6223可以通过使用诸如以下各种编码 调制来校正错误：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格 姆(Bose-Chaudhri-Hocquenghem，BCH)码、涡轮码、里德-所罗门码、 卷积码、递归系统码(RSC)、网格编码调制(TCM)和分组编码调制 (BCM)。

存储器控制器6220通过主机接口6224向主机6210传输数据和接收来 自主机6210的数据，并且通过NVM接口6225向存储器装置6230传输数据 和接收来自存储器装置6230的数据。主机接口6224可以通过诸如以下各 种接口协议中的至少一种与主机6210连接：并行高级技术附件(PATA) 总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、 通用串行总线(USB)、外围组件互连快速(PCIe)或NAND接口。此外， 当实现无线通信功能或诸如无线保真(WI-FI)或长期演进(LTE)等移 动通信协议时，存储器控制器6220可以通过与外部装置例如主机6210或 除主机6210之外的其他外部装置连接来传输和接收数据。具体地，由于 存储器控制器6220被配置成通过各种通信协议中的至少一个与外部装置 进行通信，所以根据实施例的存储器系统和数据处理系统可以适用于有 线/无线电子设备，例如移动电子设备。

图15是说明根据本发明的实施例的包括存储器系统的数据处理系统 的示例的简图。图15可以是固态驱动器(SSD)。

参照图15，SSD 6300可以包括存储器装置6340和控制器6320，其中 存储器装置6340可以包括多个非易失性存储器NVM。控制器6320可以对 应于上面参照图1所描述的存储器系统110中的控制器130，并且存储器装 置6340可以对应于上面参照图1所描述的存储器系统110中的存储器装置 150。

控制器6320可以通过多个通道CH1至CHi与存储器装置6340连接。控 制器6320可以包括通过内部总线联接的处理器6321、缓冲存储器6325、 错误校正码(ECC)电路6322、主机接口6324和作为存储器接口6326的 非易失性存储器(NVM)接口。

缓冲存储器6325临时存储从主机6310接收的数据或从包括在存储器 装置6340中的多个非易失性存储器NVM接收的数据，或者临时存储多个 非易失性存储器NVM的元数据。例如，元数据可以包括含有映射表的映 射数据。缓冲存储器6325可以利用诸如但不限于下列的易失性存储器： 动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、 双倍数据速率(DDR)SDRAM、低功率双数据速率(LPDDR)SDRAM 和图形随机存取存储器(GRAM)来实施或利用诸如但不限于下列的非 易失性存储器：铁电随机存取存储器(FRAM)、电阻随机存取存储器 (ReRAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)和相变 随机存取存储器(PRAM)来实施。虽然如图15所示，为了便于说明，缓 冲存储器6325设置在控制器6320内部，将注意的是，缓冲存储器6325可 以设置在控制器6320的外部。

ECC电路6322在编程操作中计算待被编程至存储器装置6340中的数 据的错误校正码值，在读取操作中基于错误校正码值对从存储器装置 6340读取的数据执行错误校正操作，并且在失效数据的恢复操作中对从 存储器装置6340恢复的数据执行错误校正操作。

主机接口6324提供与诸如主机6310的外部装置的接口功能。非易失 性存储器接口6326提供与通过多个通道CH1至CHi连接的存储器装置 6340的接口功能。

当使用应用于上述参照图1所描述的存储器系统110中的每一个的多 个SSD 6300，可以实施诸如独立盘的冗余阵列(RAID)系统的数据处理 系统。在RAID系统中，可以包括多个SSD 6300和用于控制多个SSD 6300 的RAID控制器。在通过从主机6310接收写入命令来执行编程操作的情况 下，RAID控制器可以响应于从主机6310接收的写入命令的RAID级别信 息，在多个RAID级别(例如，多个SSD 6300)之中选择至少一个存储器 系统(例如，至少一个SSD 6300)，并且可以将对应于写入命令的数据输 出到所选择的SSD 6300。在通过从主机6310接收读取命令来执行读取操 作的情况下，RAID控制器可以响应于从主机6310接收的读取命令的 RAID级别信息，在多个RAID级别(例如，多个SSD 6300)之中选择至 少一个存储器系统(例如至少一个SSD 6300)，并且可以将从所选择的 SSD 6300中输出的数据提供给主机6310。

图16是说明根据本发明的实施例的包括存储器系统的数据处理系统 的另一示例的简图。图16是示意性地说明应用了根据实施例的存储器系 统的嵌入式多媒体卡(eMMC)的简图。

参照图16，eMMC 6400包括用至少一个NAND闪速存储器实施的存 储器装置6440以及控制器6430。控制器6430可以对应于上面参照图1所描 述的存储器系统110中的控制器130，存储器装置6440可以对应于上面参 照图1所描述的存储器系统110中的存储器装置150。

详细地，控制器6430可以通过多个通道与存储器装置6440连接。控 制器6430可以包括内核6432、主机接口6431以及诸如NAND接口6433的 存储器接口。

内核6432可以控制eMMC 6400的操作。主机接口6431可以提供控制 器6430和主机6410之间的接口功能。NAND接口6433可以提供存储器装 置6440和控制器之间的接口功能。例如，主机接口6431可以是诸如MMC 接口的如上面参照图6所述的并行接口，或诸如超高速1级(UHS-I)/UHS 2级(UHS-II)和通用闪存(UFS)接口的串行接口。

图17是说明根据本发明的实施例的包括存储器系统的数据处理系统 的另一个示例的简图。图16是示例性说明应用根据实施例的存储器系统 的通用闪存(UFS)的简图。

参照图17，UFS系统6500可以包括UFS主机6510、多个UFS装置6520 和6530、嵌入式UFS装置6540和可移除UFS卡6550。UFS主机6510可以是 有线/无线电子设备例如移动电子设备的应用处理器。

UFS主机6510、UFS装置6520和6530、嵌入式UFS装置6540和可移除 UFS卡6550可以分别通过UFS协议与诸如有线/无线电子设备(例如，移 动电子设备)的外部装置通信。UFS装置6520和6530、嵌入式UFS装置6540 和可移除UFS卡6550可以利用图1如上所述的存储器系统110，例如，参照 图11如上所述的存储卡系统6100来实施。嵌入式UFS装置6540和可移除 UFS卡6550可以通过除了UFS协议之外的另一协议通信。例如，嵌入式 UFS装置6540和可移除UFS卡6550可以通过诸如但不限于以下各种卡协 议通信：USB闪存驱动器(UFDs)、多媒体卡(MMC)、安全数字(SD)、 迷你SD和微型SD。

图18是说明根据本发明的实施例的包括存储器系统的数据处理系统 的示例的简图。图18是示例性说明应用根据实施例的存储器系统的用户 系统。

参照图18，用户系统6600可以包括应用处理器6630、存储器模块 6620、网络模块6640、存储模块6650和用户接口6610。

应用处理器6630可以驱动包括在用户系统6600和操作系统(OS)中 的部件。例如，应用处理器6630可以包括控制包括在用户系统6600中的 部件的控制器、接口、图形引擎等。应用处理器6630可以由片上系统(SoC) 提供。

存储器模块6620可以用作用户系统6600的主存储器、工作存储器、 缓冲存储器或高速缓冲存储器。存储器模块6620可以包括诸如动态随机 存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据 速率(DDR)SDRAM、DDR2SDRAM、DDR3SDRAM、低功率双倍数 据速率(LPDDR)SDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易 失性随机存取存储器或诸如相变随机存取存储器(PRAM)、电阻随机存 取存储器(ReRAM)、磁随机存取存储器(MRAM)和铁电随机存取存 储器(FRAM)的非易失性随机存取存储器。例如，可以基于堆叠封装 (POP)封装并安装应用处理器6630和存储器模块6620。

网络模块6640可以与外部装置通信。例如，网络模块6640不仅可以 支持有线通信，还可以支持各种无线通信，例如码分多址(CDMA)、全 球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分 多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、 无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示器(WI-DI) 等，并且因此可以与有线/无线电子装置(例如，移动电子装置)通信。 因此，根据实施例的存储器系统和数据处理系统可以应用于有线/无线电 子装置。网络模块6640可以被包括在应用处理器6630中。

存储模块6650可以存储诸如从应用处理器6530接收的数据的数据， 并将存储在其中的数据传输至应用处理器6530。存储模块6650可以通过 诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(ReRAM)、 NAND闪速存储器、NOR闪速存储器和3维NAND闪速存储器的非易失性 半导体存储器装置来实现。存储模块6650可以用作可移除存储介质，诸 如用户系统6600的存储卡和外部驱动器。例如，存储模块6650可以对应 于参照图1如上所述的存储器系统110，并且可以利用图15和图17如上所 述的SSD、eMMC和UFS来实施。

用户接口6610可以包括用于向应用处理器6630输入数据或命令或将 数据输出至外部装置的接口。例如，用户接口6610可以包括诸如键盘、 小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、 陀螺仪传感器、振动传感器和压电元件的用户输入接口，和诸如液晶显 示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED (AMOLED)显示装置、发光二极管(LED)扬声器和电机的用户输出 接口。

根据本实施例，在参照图1如上所述的存储器系统110应用于用户系 统6600的移动电子装置的情况下，应用处理器6630可以控制移动电子装 置的操作，并且作为通信模块的网络模块6640可以控制与外部装置的有 线/无线通信，如上所述。作为移动电子装置的显示/触摸模块的用户接口 6610显示通过应用处理器6630处理的数据或支持从触摸面板输入数据。

根据各种实施例，存储器系统可以更新元数据而不会生成元日志。 因此，可以减少管理存储器系统中的元日志和元数据所需的资源。

虽然为了说明的目的已经描述各种实施例，但是对于本领域技术人 员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范 围的情况下，可以进行各种改变和修改。