本申请要求于2017年3月14日提交的申请号为10-2017-0031666的韩国专利申请的优先权，其全部内容通过引用并入本文。
本发明的各个示例性实施例涉及一种存储器系统及其操作方法。
背景技术：
图1至图3是说明包括可操作地联接到多个存储器的控制器的常规存储器系统的框图。
图1是说明包括控制器111和易失性存储器121和131的常规存储器系统101的框图。为了实现高容量的存储器系统，常规存储器系统101包括多个易失性存储器121和131。易失性存储器相对昂贵，因此常规存储器系统101的成本也随着现有存储器系统101包括更多的易失性存储器而增加。
图2是说明包括控制器112、易失性存储器122和132以及非易失性存储器142的常规存储器系统102的框图。
现有的存储器系统102包括比易失性存储器相对便宜的非易失性存储器142，因此针对常规存储器系统102，可以相对较低的成本实现高容量。然而，与易失性存储器不同，即使当存储器系统102断电时，非易失性存储器也可保留数据，因此恶意用户可获得保留在非易失性存储器中的数据。也就是说，恶意用户可访问保留在非易失性存储器中的主机的操作数据。
图3是说明包括控制器113、易失性存储器123和133、非易失性存储器143和加密单元153的现有存储器系统103的框图。加密单元153在对从控制器113提供的数据加密之后，将所提供的数据存储到非易失性存储器143中。此外，加密单元153在对存储在非易失性存储器143中的数据解密之后，将所存储的数据提供给控制器113。也就是说，常规存储器系统103需要对非易失性存储器143和控制器113之间的数据通信进行加密和解密操作，并且加密和解密操作会导致非易失性存储器143和控制器113之间的数据通信的延迟。进一步地，加密单元153会导致常规存储器系统103的成本增加。
技术实现要素：
本发明的各个实施例涉及一种能够使存储在非易失性存储器中的数据安全而不使控制器和非易失性存储器之间的数据通信延迟的存储器系统。
根据本发明的实施例，存储器系统可包括控制器，其适于生成用于将存储器装置的数据输出状态改变为异常状态的控制信号；以及存储器装置，其适于当数据输出状态为异常状态时，将存储在其中的第一数据之中对应于来自控制器的读取命令的第二数据改变为加密数据，并输出加密数据。
当在存储器系统中发生突然断电(spo)时，控制器可生成控制信号。
存储器装置可进一步响应于控制信号而将表示数据输出状态的寄存器值改变为表示异常状态的值。
加密数据可以是对第二数据和随机密钥进行xor运算的结果。
存储器装置可以是非易失性存储器装置。
当数据输出状态变为异常状态时，存储器装置可进一步对第一数据执行擦除操作。
在擦除操作完成时，存储器装置可进一步将数据输出状态改变为正常状态。
根据本发明的实施例，一种存储器系统的操作方法，该操作方法可包括：通过控制器生成用于将存储器装置的数据输出状态改变为异常状态的控制信号；以及当数据输出状态为异常状态时，通过存储器装置将存储在存储器装置中的第一数据之中对应于来自控制器的读取命令的第二数据改变为加密数据，并输出加密数据。
当在存储器系统中发生突然断电(spo)时，可生成控制信号。
该方法可进一步包括响应于控制信号而将表示数据输出状态的寄存器值改变为表示异常状态的值。
加密数据可以是对第二数据和随机密钥进行xor运算的结果。
存储器装置可以是非易失性存储器装置。
该方法可进一步包括当数据输出状态变为异常状态时通过存储器装置对第一数据执行擦除操作。
该方法可进一步包括在擦除操作完成时通过存储器装置将数据输出状态改变为正常状态。
根据本发明的各个实施例，可使存储在非易失性存储器中的数据安全而不使控制器和非易失性存储器之间的数据通信延迟。
附图说明
从下面参照附图的详细描述，本发明的这些和其它特征与优点对于本发明所属领域技术人员将变得显而易见，其中：
图1是说明包括控制器和易失性存储器的常规存储器系统的框图；
图2是说明包括控制器、易失性存储器以及非易失性存储器的常规存储器系统的框图；
图3是说明包括控制器、易失性存储器、非易失性存储器和加密单元的常规存储器系统的框图；
图4是说明根据本发明的实施例的存储器系统的框图；
图5a是说明图4所示的存储器装置的示例性配置的框图。
图5b是说明图4所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图；
图5c是说明图4所示的存储器装置的结构的示意图。
图6是说明根据本发明的实施例的存储器系统的操作的流程图；
图7是说明根据本发明的实施例的存储器系统的操作的流程图；并且
图8是说明根据本发明的实施例的存储器系统的框图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的其他实施例、形式及其变型实施，且不应被解释为限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开将完整和全面并将本发明充分地传达给本发明所属领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。然而，注意的是本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
图4是说明根据本发明的实施例的存储器系统200的框图。
图5a是说明图4所示的存储器装置240的框图。
图5b是说明存储器装置240中的存储块的存储器单元阵列的示例性配置的电路图。
图5c是说明存储器装置240的结构的示意图。
参照图4，存储器系统200可包括控制器210和存储器装置240。存储器装置240可以是非易失性存储器装置。数据和控制信号可通过第一线310和第二线320在控制器210和非易失性存储器装置240之间传输。
控制器210可控制非易失性存储器装置240，并通过第一线310执行与非易失性存储器装置240的数据通信。控制器210可通过第一线310的第一路径将数据和相应的写入命令提供给非易失性存储器装置240。控制器210可通过第一线310的第一路径将读取命令提供给非易失性存储器装置240，并且可通过第一线310的第二路径接收响应于读取命令从非易失性存储器装置240提供的读取数据。第一线310可包括控制总线和数据总线。控制总线可在控制器210和非易失性存储器装置240之间传输命令和地址。数据总线可在控制器210和非易失性存储器装置240之间传输数据。控制总线可包括用于传输时钟ck的线和用于传输时钟使能信号cke的线，该时钟使能信号cke指示与时钟ck同步的非易失性存储器装置240的操作定时点。
控制器210可通过第二线320控制非易失性存储器装置240。控制器210可通过第二线320改变非易失性存储器装置240的寄存器值。
控制器210可被包括在诸如中央处理单元(cpu)、图形处理单元(gpu)、应用处理器(ap)等的处理器中。控制器210可被安装在诸如双列直插式存储器模块(dimm)的存储器模块上。控制器210可被实施为安装在诸如以下的包括存储器装置的系统中的单独的芯片上：计算装置、移动电话和其他电子装置。
非易失性存储器装置240可包括存储器单元241、突然断电标记寄存器(sfr)243、随机密钥生成器245和保护单元247。
即使不提供电力，存储器单元241也可保留存储在其中的数据。存储器单元241可通过写入操作来存储从控制器210提供的数据，并且通过读取操作将存储在其中的数据提供给控制器210。存储器单元241可包括多个存储块。每个存储块可包括多个页面。在实施例中，存储器单元241可利用闪速存储器来实施。闪速存储器可具有三维(3d)堆叠结构。
参照图5a，存储器单元241可包括多个存储块510、520、530和540，并且块510、520、530和540中的每一个可包括多个页面，例如2m个页面。在另一实施例中，块510、520、530和540中的每一个可包括m个页面。页面可包括联接到多个相应字线wl的多个存储器单元。
包括在存储器单元241中的存储块可根据存储块中的单个存储器单元中可存储的位数而被分类为单层单元(slc)存储块和多层单元(mlc)存储块。slc存储块可包括多个页面，每个页面通过每个存储1位数据的存储器单元实施。slc存储块可具有高数据计算性能和高耐久性。mlc存储块可包括多个页面，每个页面通过每个存储多位(例如，2位或更多位)数据的存储器单元实施。mlc存储块可具有比slc存储块更大的存储空间，即更高的集成密度。包括多个页面，其中每个页面通过每个存储3位数据的存储器单元实施，的mlc存储块可被特别地称为三层单元(tlc)存储块。
存储块510、520、530和540中的每一个可通过写入操作将从控制器210提供的数据存储在其中，并且通过读取操作将存储的数据提供给控制器210。
参照图5b，可对应于包括在存储器系统200的存储器单元241中的多个存储块510、520、530和540中的任一个的存储块630可包括联接到多个相应位线bl0至blm-1的多个单元串640。每列单元串640可包括一个或多个漏极选择晶体管dst和一个或多个源极选择晶体管sst。在漏极选择晶体管dst和源极选择晶体管sst之间，可串联联接多个存储器单元mc0至mcn-1。在实施例中，存储器单元晶体管mc0至mcn-1中的每一个可通过能够存储多位的数据信息的mlc来实施。单元串640中的每一个可被电联接到多个位线bl0至blm-1中的对应位线。
虽然图5b示出了nand闪速存储器单元，但是本发明不限于此。例如，在实施例中，存储器单元可以是nor闪速存储器单元，并且在实施例中，存储器单元可以是包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。还应注意的是，存储器单元241可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者包括作为电荷存储层的绝缘层的电荷撷取闪速(ctf)存储器装置。
存储器单元241可进一步包括根据操作模式提供包括编程电压、读取电压和通过电压的字线电压至字线的电压供应单元610。电压供应单元610的电压生成操作可通过控制电路(未示出)来控制。电压供应单元610可生成多个可变读取电压以便生成多个读取数据。在控制电路的控制下，电压供应单元610可选择存储器单元阵列的存储块(或扇区)中的一个、选择被选择的存储块的字线中的一个以及将字线电压提供给被选择的字线和未选择的字线。
存储器单元241可包括由控制电路控制并根据操作模式用作读出放大器和写入驱动器中的一个的读取/写入电路620。在验证/正常读取操作期间，读取/写入电路620可用作读出放大器，其用于从存储器单元阵列读取数据。在编程操作期间，读取/写入电路620可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路620可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路620可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器622至626，并且页面缓冲器622至626中的每一个可包括多个锁存器(未示出)。
存储器单元241可通过2d或3d存储器装置来实施。具体地，如图5c所示，存储器单元241可通过具有3d堆叠结构的非易失性存储器装置来实施。图5c是图5b所示的存储器单元241的存储块的透视图。每一个存储块blk可以3d结构(或垂直结构)来实现。例如，每一个存储块blk可包括在第一方向至第三方向，例如x方向、y方向和z方向上延伸的结构。然而，注意的是，图5c仅示出了3d结构的一个示例。其他配置也可以3d结构呈现，其包括以3d结构堆叠的多个存储块，其中每个存储块是2d结构的多个串。
每一个存储块blk可包括多个nand串ns，多个nand串ns中的每一个在第二方向上延伸。此外，多个nand串ns可被设置在第一方向和第三方向上。nand串ns中的每一个可联接到位线bl、至少一个源极选择线ssl、至少一个漏极选择线dsl、多个字线wl、至少一个虚拟字线dwl以及共源线csl。
换言之，每一个存储块blk可联接到多个位线bl、多个源极选择线ssl、多个漏极选择线dsl、多个字线wl、多个虚拟字线dwl以及多个共源线csl，因此包括多个nand串ns。此外，因为在每个存储块blk中多个晶体管联接到单个位线bl，所以单个nand串ns可包括多个晶体管。在每个nand串ns中，源极选择晶体管sst可联接到相应的位线bl，漏极选择晶体管dst可联接到共源线csl。在每个nand串ns中的漏极选择晶体管dst和源极选择晶体管sst之间，可串联联接多个存储器单元mc0至mcn-1。因此，存储器单元241的每个存储块blk可包括多个存储器单元。
返回参照图4，存储器单元241可通过第三线330与保护单元247执行数据通信。具体地，存储器单元241可通过第三线330的第一路径从保护单元247接收数据，并且可通过第三线330的第二路径将数据提供给保护单元247。因此，从存储器单元241读取的数据可通过保护单元247而被提供给控制器210，并且来自控制器210的数据可通过保护单元247而被提供给存储器单元241。
spo标记寄存器243可存储存储器系统200的异常状态信息(例如，存储器系统200的spo信息)。当在存储器系统200中发生spo时，控制器210可在存储器系统200的剩余电力耗尽之前，将存储在spo标记寄存器243中的值从表示正常状态的第一值(例如，值“0”)改变为表示发生spo的第二值(例如，值“1”)。因此，非易失性存储器装置240可通过读取存储在spo标记寄存器243中的值来识别存储器系统200中spo的发生。
当spo标记寄存器243的值表示存储器系统200为异常状态时，控制器210可通过初始化spo标记寄存器243来改变spo标记寄存器243的值，使得spo标记寄存器243的值表示存储器系统200为正常状态。例如，控制器210可通过首先擦除存储在非易失性存储器装置240的存储器单元241中的数据，然后通过将spo标记寄存器243的值改变为值“0”来初始化spo标记寄存器243。因为存储在存储器单元241中的数据被擦除，所以存储器系统200可防止恶意用户访问存储在存储器单元241中的数据。spo标记寄存器243的初始化可在spo之后存储器系统200通电时执行。
当spo标记寄存器243的值表示存储器系统200为异常状态时，随机密钥生成器245可生成随机密钥，并通过第四线340将随机密钥提供给保护单元247。随机密钥生成器245可识别其通过第五线350接收的spo标记寄存器243的值。
当spo标记寄存器243的值表示存储器系统200为异常状态时，保护单元247可对从存储器单元241读取的数据加密，并将加密的数据提供给控制器210。保护单元247可识别其通过第六线360接收的spo标记寄存器243的值。
保护单元247可通过对从存储器单元241读取的数据和由随机密钥生成器245生成的随机密钥执行xor运算来对从存储器单元241读取的数据加密。
图6是说明根据本发明的实施例的存储器系统200的操作的流程图。
图6示出了当在存储器系统200中发生spo时，将spo标记寄存器243的值改变为表示spo发生的第二值(例如，值“1”)的操作。
参照图6，当在步骤s610中控制器210检测到存储器系统200为异常状态时，控制器210可在步骤s620中将spo标记寄存器243的值改变为第二值“1”。
具体地，在对存储器系统200供电时，控制器210可在步骤s610中确定存储器系统200中是否发生spo。
当控制器210确定在存储器系统200中发生spo(在步骤s610中为“是”)时，该进程可进行到步骤s620。当控制器210确定在存储器系统200中未发生spo(在步骤s610中为“否”)时，该进程可返回到起始点。
在步骤s620中，控制器210可在存储器系统200的剩余电力耗尽之前，将存储在spo标记寄存器243中的值从表示正常状态的第一值(例如，值“0”)改变为表示发生spo的第二值(例如，值“1”)。
图7是说明根据本发明的实施例的存储器系统200的操作的流程图。
图7示出了非易失性存储器装置240的操作，其用于在spo之后存储器系统通电时通过对存储在存储器单元中的数据进行加密来使该数据安全。当spo标记寄存器243的值表示存储器系统200中发生spo时，存储器系统200响应于来自控制器210的读取命令来使存储在存储器单元241中的数据安全。
在步骤s710中，非易失性存储器装置240可从控制器210接收读取命令。
在步骤s720中，非易失性存储器装置240可响应于从控制器210提供的读取命令从存储器单元241读取数据。
在步骤s730中，非易失性存储器装置240可识别spo标记寄存器243的值。
当spo标记寄存器243的值为表示存储器系统200为异常状态的“1”时，该进程可进行到步骤s740，并且当spo标记寄存器243的值为表示存储器系统200为正常状态的“0”时，可进行到步骤s750。
在步骤s740中，非易失性存储器装置240可通过保护单元247对从存储器单元241读取的数据和由随机密钥生成器245生成的随机密钥执行xor运算来对从存储器单元241读取的数据加密，并且可将加密的数据提供给控制器210。
在步骤s750中，非易失性存储器装置240可向控制器210提供从存储器单元241读取的数据。
如上所述，根据本发明的实施例，通过在非易失性存储器装置240内本地地执行数据加密，存储器系统200可使存储在非易失性存储器装置240中的数据安全，而不使控制器210和非易失性存储器装置240之间的数据通信延迟。
图8是说明根据本发明的实施例的存储器系统的框图。
除了在图8的存储器系统中进一步包括多个易失性存储器124和134以外，图8的存储器系统200可与参照图4至图7描述的存储器系统200相同。当存储器系统200断电时，易失性存储器124和134可能丢失存储在其中的数据。因此，易失性存储器124和134可不包括保护单元247。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和变型。