存储器系统及其操作方法与流程

相关申请的交叉引用

本申请要求于2018年11月22日提交的韩国专利申请号10-2018-0145295的优先权，其全部内容通过引用并入本文。

示例性实施例涉及存储器系统，并且更具体地涉及包括存储器装置的存储器系统及其操作方法。

背景技术：

计算机环境范例已过渡到无处不在的计算，这使得可以随时随地地使用计算系统。结果，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。

由于存储器系统不具有移动部件，存储器系统提供诸如出色的稳定性和耐用性、高信息访问速度以及低功耗等优点。具有这样的优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储器卡以及固态驱动器(ssd)。

技术实现要素：

各个实施例针对能够改善超级块的访问性能的存储器系统及其操作方法。

在一个实施例中，提供了一种存储器系统的操作方法，存储器系统包括存储器装置，存储器装置包括多级存储器单元。操作方法可以包括：根据基于写入命令的属性而被确定的物理地址分配方案来分配物理地址；以及在所分配的物理地址上执行写入操作。

在一个实施例中，一种存储器系统可以包括：包括多级存储器单元的存储器装置；以及适于控制存储器装置的控制器。控制器可以包括处理器，其适于根据基于写入命令的属性而被确定的物理地址分配方案来分配物理地址，并且其中存储器装置可以在所分配的物理地址上执行写入操作。

在一个实施例中，一种系统可以包括：包括多个存储器管芯的存储器装置，每个管芯包括多个存储器块，每个块包括耦合到超级字线的存储器单元，每个单元包括多个逻辑页；以及控制器，其适于：接收写入命令；基于写入命令的属性来确定第一分配方案和第二分配方案中的一个；以及在多个存储器块之中的基于所确定的分配方案而被选择的存储器块上执行针对与写入命令相对应的数据的写入操作，其中第一分配方案以管芯的升序来顺序地选择存储器块，并且其中第二分配方案以管芯和逻辑页的升序来顺序地选择存储器块。

附图说明

图1是示意性地图示根据一个实施例的存储器系统的图。

图2是图示存储器装置中包括的多个管芯的图。

图3是图示存储器装置的每个管芯中包括的存储器块的图。

图4至图5b是图示用于执行写入操作的物理地址分配方案的图。

图6和图7是图示根据一个实施例的存储器系统的写入操作的流程图。

图8是图示在一个超级块被写入时改变物理地址分配方案的图。

图9是图示根据本实施例的存储器系统的读取操作的流程图。

图10至图18是示意性图示根据一个实施例的包括存储器系统的数据处理系统的示例的图。

具体实施方式

此后，将参考附图来描述本发明的示例性实施例。应当理解，以下描述将集中于理解根据实施例的操作所需的部分，并且将省略其他部分的描述，以免不必要地使本公开的主题不清楚。

此后，将参考附图来详细描述示例性实施例。

图1示意性地图示了根据一个实施例的存储器系统110。

参考图1，存储器系统110可以响应于主机(未示出)的请求进行操作。特别地，存储器系统110可以存储由主机访问的数据。即，存储器系统110可以用作主机的主存储器装置或辅助存储器装置。

存储器系统110可以响应于主机的请求来操作，以存储针对主机的数据。存储器系统110的非限制性示例可以包括固态驱动器(ssd)、多媒体卡(mmc)、安全数字(sd)卡、通用存储总线(usb)装置、通用闪存(ufs)装置、紧凑型闪存(cf)卡、智能媒体卡(smc)、个人计算机存储器卡国际协会(pcmcia)卡和记忆棒。mmc可以包括嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型mmc。sd卡可以包括小型sd卡和微型sd卡。

存储器系统110可以由各种类型的存储装置来体现。这样的存储装置的示例可以包括但不限于诸如动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置，以及诸如只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电型ram(fram)、相变型ram(pram)、磁阻型ram(mram)、电阻型ram(rram或reram)和闪存的非易失性存储装置。闪存可以具有3维(3d)堆叠结构。

存储器系统110可以包括控制器130和存储器装置150。

控制器130和存储器装置150可以集成到单个半导体装置中。例如，控制器130和存储器装置150可以集成为构成固态驱动器(ssd)的一个半导体装置。当存储器系统110用作ssd时，可以提高连接到存储器系统110的主机102的操作速度。附加地，控制器130和存储器装置150可以集成为构成存储器卡的一个半导体装置。例如，控制器130和存储器装置150可以构成存储器卡(诸如个人计算机存储器卡国际协会(pcmcia)卡、紧凑型闪存(cf)卡、智能媒体(sm)卡、记忆棒、包括尺寸减小的mmc(rs-mmc)和微型mmc的多媒体卡(mmc)、包括小型sd卡、微型sd卡和sdhc卡的安全数字(sd)卡)或通用闪存(ufs)装置。

存储器系统110的非限制性应用示例可以包括计算机、超级移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板电脑、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(dmb)播放器、3维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境中发送/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(rfid)装置或构成计算系统的各种部件之一。

存储器装置150可以是非易失性存储器装置，并且即使不供电也可以保持存储在其中的数据。存储器装置150可以通过写入操作存储从主机102提供的数据，并且可以通过读取操作将存储在其中的数据提供给主机102。将参考图2和图3来详细描述存储器装置150。

控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、编程操作和擦除操作。

控制器130可以包括主机接口(i/f)132、处理器134、存储器i/f142和存储器144。

主机i/f132可以被配置为处理主机102的命令和数据，并且可以通过各种接口协议(诸如通用串行总线(usb)、多媒体卡(mmc)、快速外围部件互联(pci-e或pcie)、小型计算机系统接口(scsi)、串行附接的scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小磁盘接口(esdi)和集成驱动电子元件(ide))中的一个或多个与主机102通信。主机i/f132可以通过被称为主机接口层(hil)的固件来被驱动，以便与主机交换数据。

存储器i/f142可以用作用于使控制器130和存储器装置150对接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪存或者具体地是nand闪存时，存储器i/f142可以生成用于存储器装置150的控制信号，并且在处理器134的控制下处理待提供给存储器装置150的数据。存储器i/f142可以用作用于对控制器130和存储器装置150之间的命令和数据进行处理的接口(例如，nand闪存接口)。具体地，存储器i/f142可以支持控制器130和存储器装置150之间的数据传输。存储器i/f142可以通过被称为闪存接口层(fil)的固件来被驱动，以便与存储器装置150交换数据。

存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机的请求，控制存储器装置150以执行读取操作、编程操作以及擦除操作。控制器130可以将从存储器装置150读取的数据提供给主机，可以将从主机提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。

存储器144可以由易失性存储器来体现。例如，存储器144可以由静态随机存取存储器(sram)或动态随机存取存储器(dram)来体现。存储器144可以设置在控制器130之内或之外。例如，图1图示了设置在控制器130内的存储器144。在一个实施例中，存储器144可以由具有存储器接口的外部易失性存储器来体现，该存储器接口在存储器144和控制器130之间传输数据。

如上所述，存储器144可以存储在主机和存储器装置150之间执行数据写入/读取操作所需的数据。为了存储这样的数据，存储器144可以包括程序存储器、数据存储器、写缓冲器/高速缓存、读缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。

处理器134可以控制存储器系统110的整体操作。处理器134可以驱动固件以控制存储器系统110的整体操作。固件可以被称为闪存转换层(ftl)。处理器134可以被实现为微处理器或中央处理单元(cpu)。

例如，控制器130可以通过处理器134执行由主机请求的操作。换言之，控制器130可以执行与从主机接收的命令相对应的命令操作。控制器130可以执行前台操作作为与从主机接收的命令相对应的命令操作。例如，控制器130可以执行与写入命令相对应的编程操作、与读取命令相对应的读取操作、与擦除命令相对应的擦除操作以及与设置参数命令或设置特征命令相对应的参数设置操作。

控制器130可以通过处理器134对存储器装置150执行后台操作。对存储器装置150执行的后台操作可以包括将存储器装置150的存储器块之中的一些存储器块中存储的数据复制和处理到其他存储器块中的操作，例如，垃圾收集(gc)操作、在存储器块之间或在存储器块的数据之间交换的操作(例如，耗损均衡(wl)操作)、将存储在控制器130中的映射数据存储在存储器块中的操作(例如，映射刷新操作)、或管理存储器装置150的坏块的操作(例如，检测和处理存储器块中的坏块的故障块管理操作)。

图2图示了存储器装置150中的多个管芯die1至die4。

参考图2，存储器装置150可以包括一个或多个存储器管芯。管芯中的每一个可以包括一个或多个平面。例如，图2图示了四个管芯die1至die4，每个管芯包括两个平面。即，存储器装置150可以包括八个平面plane1至plane8。

平面plane1至plane8中的每一个可包括多个存储器块。

存储器装置150可以是非易失性存储器装置(例如，闪存)。附加地，闪存可以具有三维堆叠结构。

在下文中，将举例说明其中利用诸如nand闪存的非易失性存储器来实现存储器装置150的配置。然而，本实施例不限于这样的配置，相反，存储器装置150可以利用nor型闪存、混合型闪存(其中至少两个或更多个类型的存储器单元被混合)或具有嵌入在存储器芯片中的控制器的nand闪存来实现。此外，存储器装置150可以被实现为具有由导电浮栅形成的电荷存储层的闪存装置或具有由电介质层形成的电荷存储层的电荷陷阱闪存(ctf)存储器装置。附加地，存储器装置150可以被实现为诸如相变随机存取存储器(pcram)、电阻式随机存取存储器(rram或reram)、铁电型随机存取存储器(fram)和自旋转移力矩磁随机存取存储器(stt-ram或stt-mram)的存储器中的任一个。

多个平面plane1至plane8可以彼此并行地操作。为了改进存储器系统110的并行处理性能，控制器130可以通过逻辑地耦合相应平面plane1至plane8中包括的存储器块来配置一个超级块。例如，图2图示了在相应平面plane1至plane8中包括的存储器块之中由第11块block11、第21块block21、第31块block31、第41块block41、第51块block51、第61块block61、第71块block71和第81块block81(以下简称为block11至block81)组成的第一超级块superblock1。

为了在超级块上并行地执行写入操作，处理器134可以将写入命令成对并且将成对的写入命令提供给相应管芯die1至die4，使得写入数据被交错(interleave)。当管芯die1至die4对成对的写入命令进行划分并向内部平面提供经划分的写入命令时，多个平面plane1至plane8可以并行地执行写入操作。

图3图示了存储器装置的相应管芯die1至die4中包括的存储器块block11至block81。

参考图3，存储器块block11至block81中的每一个可以包括存储器单元(未图示)，其耦合至包括四个字线wl1至wl4的一个或多个字线。在存储器装置150的一个实现中，一个存储器单元可以存储多个位值。多级单元存储器块可以包括各自能够存储多个位值的多级存储器单元。

在下文中，将以其中管芯die1至die4中的每一个中的存储器块是三级单元(tlc)存储器块的情况为例来描述本实施例。

tlc可以存储总共三个位(即，最高有效位(msb)、中心有效位(csb)和最低有效位(lsb))。tlc中耦合到一个字线的相应lsb可以构成lsb页。tlc中耦合到一个字线的csb可以构成csb页，并且tlc中耦合到一个字线的msb可以构成msb页。在本说明书中，lsb页、csb页和msb页中的每一个可以被限定为一个逻辑页。

平面中的每一个可以执行一次编程操作。具体地，平面可以将从控制器130获取的数据缓冲在内部页缓冲器(未图示)中，数据具有三个逻辑页的大小。平面可以驱动字线和位线(未图示)来控制耦合到一个字线的存储器单元，使得存储器单元具有八个阈值电压状态中的目标状态。因此，平面可以一次写入与一个字线相对应的三个逻辑页。

当平面中的每一个执行一次编程操作时，可以将存储器装置150的写入操作的最小单位设置为与一个字线相对应的三个逻辑页。存储器装置150的擦除操作的最小单位可以被设置为一个存储器块。即，存储器装置150中的擦除操作的单位和写入操作的单位可以彼此不同。因此，存储器系统110可以将待更新的数据写入擦除状态中的页，并且在更新之前使数据无效，以便对存储在其中的数据进行更新。

因此，主机的逻辑地址可以与存储器装置150的物理地址不一致。每当执行写入操作时，处理器134可以分配与写入数据的逻辑地址相对应的物理地址。然后，处理器134可以将映射数据存储在存储器系统110内部或外部，映射数据指示逻辑地址和物理地址之间的对应关系。

图4至图5b是图示用于执行写入操作的物理地址分配方案的图。

处理器134可以通过逻辑地耦合构成第一超级块superblock1的相应存储器块block11至block81中包括的字线来配置超级字线。耦合到超级字线的存储器单元可以构成多个逻辑页。在多个逻辑页之中，lsb页可以构成lsb超级页，csb页可以构成csb超级页，并且msb页可以构成msb超级页。图4至图5b图示了对应于一个超级字线的多个逻辑页。响应于处理器134的控制，多个管芯die1至die4可以在多个逻辑页上并行地执行写入操作。

处理器134分配物理地址以交错待写入多个逻辑页的数据的方案可以被大致分为两个类型方案。

图4是图示第一方案的图。

处理器134可以根据第一方案来分配物理地址，第一方案将数据按管芯的顺序交错到多个逻辑页，并且控制存储器装置150的并行写入操作。

参考图4，处理器134可以分配物理地址，以写入彼此连续的第一数据data1至第二十四数据data24。具体地，处理器134可以分配物理地址以交错写入数据，使得第一数据data1至第六数据data6被写入多个逻辑页之中的第一管芯中的逻辑页，并且第七数据data7至第十二数据data12被写入第二管芯中的逻辑页。

当根据第一方案分配物理地址时，可能降低存储器系统110的顺序读取操作的性能。例如，当读取第一数据data1至第六数据data6时，第一管芯die1可能被密集地访问，而其他管芯可能根本不被访问。因此，可能降低存储器装置150的并行处理性能。

图5a和图5b是图示第二方案的图。

为了将存储器系统110的并行处理性能最大化，处理器134可以根据第二方案来分配物理地址，第二方案以超级页的顺序跨多个管芯来交错数据。

参考图5a，处理器134可以分配物理地址，以写入彼此连续的第一数据data1至第24数据data24。具体地，处理器134可以分配物理地址以交错写入数据，使得例如第一数据data1至第八数据data8被写入多个逻辑页中的包括在lsb超级页中的逻辑页，并且第九数据data9至第十六数据data16被写入包括在csb超级页中的逻辑页。

当根据第二方案分配物理地址时，可以改进存储器系统110的顺序读取性能。然而，当根据第二方案分配物理地址来频繁地写入小的大小的数据时，可能降低存储器装置150的存储器空间效率。

参考图5b，当写入第一数据data1至第十数据data10时，处理器134可以根据第二方案来分配lsb超级页的整个物理地址以及csb超级页的一些物理地址。当处理器134向第一管芯die1至第四管芯die4提供写入命令时，第一平面plane1至第八平面plane8可以响应于写入命令来执行一次编程操作。当第一平面plane1至第八平面plane8执行一次编程操作时，虚设数据需要被写入其中不存储数据的逻辑页。图5b图示了虚设数据被写入14个逻辑页。

返回参考图4，当处理器134根据第一方案分配物理地址来写入第一数据data1至第十数据data10时，仅第一管芯die1至第二管芯die2可以执行一次编程操作，并且处理器134可以仅向两个逻辑页写入虚设数据。

简而言之，当存储器装置150中的每个平面包括多个存储器块并且通过一次编程操作将数据写入多个存储器块时，存储器装置150的物理地址分配方案可以包括第一方案和第二方案，并且第一方案和第二方案可以具有折衷关系。

根据本实施例，控制器130可以基于写入命令的属性来将物理地址分配方案确定为第一方案和第二方案中的一个，并且根据所确定的方案，控制存储器装置150以在与所分配的物理地址相对应的逻辑页上执行写入操作。因此，可以基于写入命令的属性来优化存储器系统110的访问性能。

图6是图示根据一个实施例的存储器系统110的写入操作的流程图。

参考图6，在步骤s602中，处理器134可以响应于写入命令来确定写入命令的属性。

写入命令的属性可以指示根据主机的请求的主机写入命令和内部写入命令中的任一个。

处理器134可以在响应于主机的请求而向存储器装置150提供主机写入命令时从主机接收刷新请求。处理器134可以响应于刷新请求而停止提供主机写入命令的操作，并且在向存储器装置150提供刷新命令之后将主机写入命令的另一部分提供给存储器装置150。即，尽管主机提供针对顺序数据的写入命令，顺序数据可以被划分为各自小尺寸的数据块，然后被写入存储器装置150。因此，当处理器134根据第二方案分配物理地址来执行主机写入操作时，存储器装置150的存储器空间效率可能降低。

当写入命令是来自主机的写入命令时(步骤s602中的“主机写入命令”)，在步骤s604中，处理器134可以根据第一方案来分配物理地址。

当执行内部写入操作时，控制器130可以从主机未接收刷新命令。因此，处理器134不会停止向存储器装置150提供内部写入命令的操作。因此，尽管处理器134根据第二方案分配了物理地址以便执行内部写入操作，存储器装置150的存储器空间效率不太可能减小。

当写入命令是内部写入命令时(步骤s602中的“内部写入命令”)，在步骤s606中，处理器134可以根据第二方案来分配物理地址，从而改进并行处理性能。

在一个实施例中，内部写入命令可以是诸如垃圾收集命令、耗损均衡命令或读取收回命令的后台操作命令。

在步骤s608中，处理器134可以向存储器装置150提供写入命令以对所分配的物理地址执行写入操作。存储器装置150可以响应于写入命令来执行写入操作。处理器134可以更新逻辑地址和物理地址之间的映射数据。

图7是图示根据一个实施例的存储器系统110的写入操作的流程图。

参考图7，在步骤s702中，响应于写入命令，处理器134可以确定写入命令的属性。

当写入命令是来自主机的写入命令时(步骤s702中的“主机写入命令”)，在步骤s704中，处理器134可以响应于写入命令而根据第一方案来分配物理地址。

当写入命令是内部写入命令时(步骤s702中的“内部写入命令”)，在步骤s706中，处理器134可以确定与写入命令相对应的写入数据的大小是否超过预定阈值。

当写入数据的大小超过预定阈值时(步骤s706中的“是”)，在步骤s708中，处理器134可以响应于写入命令而根据第二方案来分配物理地址。

当写入数据的大小没有超过预定阈值时(步骤s706中的“否”)，在步骤s704中，处理器134可以响应于写入命令而根据第一方案来分配物理地址，从而提高存储器空间效率。

在一个实施例中，内部写入命令可以是诸如垃圾收集命令、耗损均衡命令或读取收回命令的后台操作命令。

在步骤s710中，处理器134可以向存储器装置150提供写入命令以在所分配的物理地址上执行写入操作。存储器装置150可以响应于写入命令来执行写入操作。处理器134可以更新逻辑地址和物理地址之间的映射数据。

在一个实施例中，在一个超级块被写入时物理地址分配方案可以改变。

图8是图示在一个超级块被写入时改变物理地址分配方案的图。

参考图8，作为顺序数据的第一数据data1至第十二数据data12可以被写入与通过第一方案分配的物理地址相对应的存储器空间中。具体地，第一数据data1至第十二数据data12可以被写入与第一超级字线相对应的多个逻辑页之中的被包括在第一管芯die1至第二管芯die2中的逻辑页中。

当物理地址分配方案被改变为第二方案时，处理器134可以根据第二方案来分配与第一超级字线相对应的多个逻辑页之中的没有数据写入其中的逻辑页的物理地址，并且根据第二方案来分配与第二超级字线相对应的多个逻辑页的物理地址，以便执行写入操作。参考图8，作为顺序数据的第十三数据data13至第三十二数据data32可以被写入与通过第二方案分配的物理地址相对应的存储器空间中。

图9是图示根据一个实施例的存储器系统110的读取操作的流程图。

参考图9，在步骤s902中，处理器134可以从主机获取读取命令和读取逻辑地址，读取逻辑地址指示待执行读取命令的地址。

在步骤s904中，处理器134可以通过参考映射数据来获取与读取逻辑地址相对应的物理地址。

在一个实施例中，映射数据可以包括逻辑地址和所有逻辑地址的物理地址之间的映射信息。例如，映射数据可以包括作为物理地址的数据、指示其中存储写入数据的管芯、平面、存储器块和页的数据。

在步骤s906中，处理器134可以向与所获取的物理地址相对应的管芯提供读取命令，使得管芯执行读取操作。

读取操作可以与物理地址分配方案无关。例如，第一数据可以存储在第一管芯的第一平面中的第十一块的第一逻辑页中。不管第一数据是通过第一方案还是通过第二方案存储在对应的物理位置中，处理器134可以提供读取命令来读取存储在第一管芯的第一平面中的第11块的第一逻辑页中的数据。

根据本实施例，可以基于写入命令的属性来优化存储器系统110的存储器效率和访问性能。

图10至图18是示意性地图示根据各种实施例的图1至图9的数据处理系统的应用示例的图。

图10是示意性地图示根据一个实施例的包括存储器系统的数据处理系统的图。通过示例，图10示意性地图示了根据一个实施例的存储器系统被应用的存储器卡系统6100。

参考图10，存储器卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。

存储器控制器6120可以连接到由非易失性存储器(nvm)体现的存储器装置6130，并且被配置为访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取、写入、擦除以及后台操作。存储器控制器6120可以被配置为提供存储器装置6130与主机(未示出)之间的接口，并且驱动固件以用于控制存储器装置6130。即，存储器控制器6120可以对应于参考图1描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参考图1所描述的存储器系统110的存储器装置150。

如图1所示，存储器控制器6120可以包括随机存取存储器(ram)、处理器、主机接口、存储器接口和纠错部件。

存储器控制器6120可以通过连接器6110与外部装置(例如，图1的主机102)通信。例如，如参考图1所述，存储器控制器6120可以被配置为通过各种通信协议(诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围部件互连(pci)、pci快速(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、集成驱动电子装置(ide)、火线、通用闪存(ufs)、无线局域网(wi-fi或wifi)和蓝牙)中的一个或多个来与外部装置通信。因此，根据一个实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置、特别是移动电子装置。

存储器装置6130可以由非易失性存储器实现。例如，存储器装置6130可以由各种非易失性存储器装置(诸如可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻型ram(reram)、铁电型ram(fram)和自旋转移力矩磁ram(stt-ram))中的任一个来实现。

存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以被集成来形成固态驱动器(ssd)。对于另一示例，存储器控制器6120和存储器装置6130可以形成存储器卡，诸如pc卡(例如，个人计算机存储器卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、mmcmicro和emmc)、安全数字(sd)卡(例如，小型sd卡、微型sd卡和sdhc卡)和通用闪存(ufs)。

图11是示意性地图示根据一个实施例的包括存储器系统的数据处理系统6200的另一示例的图。

参考图11，数据处理系统6200可以包括具有一个或多个非易失性存储器(nvm)的存储器装置6230以及用于控制存储器装置6230的存储器控制器6220。如参考图1所述，数据处理系统6200可以用作诸如存储器卡(cf卡、sd卡等)或usb装置的存储介质。存储器装置6230可以对应于图1所示的存储器系统110中的存储器装置150并且存储器控制器6220可以对应于图1所示的存储器系统110中的控制器130。

存储器控制器6220可以响应于主机6210的请求来控制存储器装置6230上的读取、写入或擦除操作，并且存储器控制器6220可以包括一个或多个中央处理单元(cpu)6221、缓冲存储器(诸如随机存取存储器(ram))6222、纠错码(ecc)电路6223、主机接口6224和存储器接口(诸如nvm接口)6225。

cpu6221可以控制存储器装置6230上的整体操作，例如读取、写入、文件系统管理和坏页管理操作。ram6222可以根据cpu6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓存存储器。当ram6222用作工作存储器时，可以将cpu6221处理的数据临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可以用于缓冲从主机6210传输到存储器装置6230的数据或缓冲从存储器装置6230传输到主机6210的数据。当ram6222用作高速缓存存储器时，ram6222可以辅助存储器装置6230高速运行。

ecc电路6223可以对应于图1所示的控制器130的ecc部件138。如参考图1所述，ecc电路6223可以生成用于对从存储器装置6230提供的数据的故障位或错误位进行校正的纠错码(ecc)。ecc电路6223可以对提供给存储器装置6230的数据执行纠错编码，从而形成具有奇偶校验位的数据。奇偶校验位可以存储在存储器装置6230中。ecc电路6223可以对从存储器装置6230输出的数据执行纠错解码。ecc电路6223可以使用奇偶校验位来纠正错误。例如，如参考图1所述，ecc电路6223可以使用低密度奇偶校验(ldpc)码、bose-chaudhri-hocquenghem(bch)码、turbo码、reed-solomon码、卷积码、递归系统码(rsc)或经编码的调制(例如，网格编码调制(tcm)或块编码调制(bcm))来纠正错误。

存储器控制器6220可以通过主机接口6224向主机6210发送数据和/或从主机6210接收数据，并且通过nvm接口6225向存储器装置6230发送数据/从存储器装置6230接收数据。主机接口6224可以通过并行高级技术附件(pata)总线、串行高级技术附件(sata)总线、小型计算机系统接口(scsi)、通用串行总线(usb)、快速外围部件互连(pcie)或nand接口连接到主机6210。存储器控制器6220可以利用诸如无线保真(wifi)或长期演进(lte)的移动通信协议而具有无线通信功能。存储器控制器6220可以连接到外部装置(例如，主机6210或另一外部装置)，然后向外部装置发送数据和/或从外部装置接收数据。特别地，由于存储器控制器6220被配置为通过各种通信协议中的一个或多个与外部装置通信，根据一个实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置或特别是移动电子装置。

图12是示意性地图示根据一个实施例的包括存储器系统的数据处理系统的另一示例的图。通过示例，图12图示了存储器系统可以被应用的固态驱动器(ssd)6300。

参考图12，ssd6300可以包括控制器6320和存储器装置6340，存储器装置6340包括多个非易失性存储器(nvm)。控制器6320可以对应于图1的存储器系统110中的控制器130，并且存储器装置6340可以对应于图1的存储器系统中的存储器装置150。

更具体地，控制器6320可以通过多个信道ch1至chi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、纠错码(ecc)电路6322、主机接口6324、缓冲存储器6325和存储器接口(例如，非易失性存储器接口)6326。

缓冲存储器6325可以临时存储从主机6310提供的数据或从存储器装置6340中包括的多个闪存nvm提供的数据，或者临时存储多个闪存nvm的元数据(例如，包括映射表的映射数据)。缓冲存储器6325可以由易失性存储器(诸如动态随机存取存储器(dram)、同步dram(sdram)、双倍数据速率(ddr)sdram、低功率ddr(lpddr)sdram和图形ram(gram))或非易失性存储器(诸如铁电型ram(fram)、电阻型ram(rram或reram)、自旋转移力矩磁ram(stt-mram)和相变ram(pram))来体现。为了方便起见，图12图示了缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320的外部。

ecc电路6322可以在编程操作期间计算待被编程到存储器装置6340的数据的纠错码(ecc)值，在读取操作期间基于ecc值对从存储器装置6340读取的数据执行纠错操作，以及在故障数据恢复操作期间对从存储器装置6340恢复的数据执行纠错操作。

主机接口6324可以提供与外部装置(例如，主机6310)的接口功能。非易失性存储器接口6326可以提供与通过多个信道连接的存储器装置6340的接口功能。

此外，图1的存储器系统110被应用的多个ssd6300可以被提供来体现数据处理系统(例如，独立盘冗余阵列(raid)系统)。raid系统可以包括多个ssd6300和用于控制多个ssd6300的raid控制器。当raid控制器响应于从主机6310提供的写入命令而执行编程操作时，raid控制器可以根据多个raid级(即，ssd6300中的从主机6310提供的写入命令的raid级信息)来选择一个或多个存储器系统或ssd6300，并且将与写入命令相对应的数据输出到所选择的ssd6300。此外，当raid控制器响应于从主机6310提供的读取命令而执行读取命令时，raid控制器可以根据多个raid级(即，ssd6300中的从主机6310提供的读取命令的raid级信息)来选择一个或多个存储器系统或ssd6300，并且将从所选择的ssd6300中读取的数据提供给主机6310。

图13是示意性地图示根据一个实施例的包括存储器系统的数据处理系统的另一示例的图。通过示例，图13图示了存储器系统可以被应用的嵌入式多媒体卡(emmc)6400。

参考图13，emmc6400可以包括控制器6430以及由一个或多个nand闪存体现的存储器装置6440。控制器6430可以对应于图1的存储器系统110中的控制器130，并且存储器装置6440可以对应于图1的存储器系统110中的存储器装置150。

控制器6430可以通过多个信道连接到存储器装置6440。控制器6430可以包括一个或多个核6432、主机接口(i/f)6431和存储器接口(例如，nand接口(i/f))6433。

核6432可以控制emmc6400的整体操作，主机接口6431可以在控制器6430和主机6410之间提供接口功能，并且nand接口6433可以在存储器装置6440和控制器6430之间提供接口功能。主机接口6431可以用作并行接口，例如，参考图1描述的mmc接口。此外，主机接口6431可以用作串行接口，例如，超高速(uhs)-i和uhs-ii接口。

存储器控制器6120、存储器控制器6220、控制器6320和控制器6430可以基于写入命令的属性，将物理地址分配方案确定为第一方案和第二方案中的任一个，并且控制存储器装置以根据所确定的方案来在与所分配的物理地址相对应的逻辑页上执行写入操作，以便优化访问性能。

图14至图17是示意性地图示根据一个或多个实施例的包括存储器系统的数据处理系统的其他示例的图。通过示例，图14至图17图示了存储器系统可以被应用的通用闪存(ufs)系统。参考图1至图13描述的根据各种实施例的控制器可以被应用于参考图14至图17描述的ufs。

参考图14至图17，ufs系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线和/或无线电子装置、特别是移动电子装置的应用处理器，ufs装置6520、6620、6720和6820可以用作嵌入式ufs装置。ufs卡6530、6630、6730和6830可以用作外部嵌入式ufs装置或可移动ufs卡。

相应ufs系统6500、6600、6700和6800中的主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过ufs协议来与外部装置(例如，有线和/或无线电子装置、特别是移动电子装置)通信。ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以由图1所示的存储器系统110来体现。例如，在ufs系统6500、6600、6700和6800中，ufs装置6520、6620、6720和6820可以以参考图11至图13所描述的数据处理系统6200、ssd6300或emmc6400的形式体现，并且ufs卡6530、6630、6730和6830可以以参考图10描述的存储卡系统6100的形式体现。

此外，在ufs系统6500、6600、6700和6800中，主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过ufs接口(例如，mipi(移动行业处理器接口)中的mipim-phy和mipiunipro(统一协议))彼此通信。此外，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过除了ufs协议之外的各种协议(例如，通用存储总线(usb)闪存驱动(ufd)、多媒体卡(mmc)、安全数字(sd)、小型sd和微型sd)彼此通信。

在图14中所示的ufs系统6500中，主机6510、ufs装置6520和ufs卡6530中的每一个可以包括unipro。主机6510可以执行切换操作以便与ufs装置6520和ufs卡6530通信。特别地，主机6510可以通过链路层切换(例如，unipro处的l3切换)与ufs装置6520或ufs卡6530通信。ufs装置6520和ufs卡6530可以通过主机6510的unipro处的链路层切换彼此通信。在一个实施例中，为了描述的方便，举例说明了其中一个ufs装置6520和一个ufs卡6530连接到主机6510的配置。然而，多个ufs装置和ufs卡可以并联或以星形的形式连接到主机6510，并且多个ufs卡可以并联或以星形的形式连接到ufs装置6520，或串联或以链的形式连接到ufs装置6520。

在图15中所示的ufs系统6600中，主机6610、ufs装置6620和ufs卡6630中的每一个可以包括unipro，并且主机6610可以通过执行切换操作的切换模块6640(例如，执行unipro处的链路层切换(例如，l3切换)的切换模块6640)与ufs装置6620或ufs卡6630通信。ufs装置6620和ufs卡6630可以通过unipro处的切换模块6640的链路层切换彼此通信。在一个实施例中，为了便于描述，已举例说明了其中一个ufs装置6620和一个ufs卡6630连接到切换模块6640的配置。然而，多个ufs装置和ufs卡可以并联或以星形的形式连接到切换模块6640，并且多个ufs卡可以串联或以链的形式连接到ufs装置6620。

在图16中所示的ufs系统6700中，主机6710、ufs装置6720和ufs卡6730中的每一个可以包括unipro。主机6710可以通过执行切换操作的切换模块6740(例如，通过执行unipro处的链路层切换(例如，l3切换)的切换模块6740)与ufs装置6720或ufs卡6730通信。ufs装置6720和ufs卡6730可以通过unipro处的切换模块6740的链路层切换来彼此通信，并且切换模块6740可以与ufs装置6720作为一个模块集成在ufs装置6720内部或外部。在一个实施例中，为了便于描述，已举例说明了其中一个ufs装置6720和一个ufs卡6730连接到切换模块6740的配置。然而，各自包括切换模块6740和ufs装置6720的多个模块可以并联或以星形的形式连接到主机6710，或者可以串联或以链的形式彼此连接。此外，多个ufs卡可以并联或以星形的形式连接到ufs装置6720。

在图17中所示的ufs系统6800中，主机6810、ufs装置6820和ufs卡6830中的每一个可以包括m-phy和unipro。ufs装置6820可以执行切换操作以便与主机6810和ufs卡6830通信。特别地，ufs装置6820可以通过用于与主机6810通信的m-phy和unipro模块和用于与ufs卡6830通信的m-phy和unipro模块之间的切换操作(例如，通过目标标识符(id)切换操作)来与主机6810或ufs卡6830通信。主机6810和ufs卡6830可以通过在ufs装置6820的m-phy和unipro模块之间的目标id切换来彼此通信。在一个实施例中，为了便于描述，已举例说明了其中一个ufs装置6820连接到主机6810并且一个ufs卡6830连接到ufs装置6820的配置。然而，多个ufs装置可以并联或以星形的形式连接到主机6810、或者串联或以链的形式连接到主机6810，并且多个ufs卡可以并联或以星形的形式连接到ufs装置6820、或者串联或以链的形式连接到ufs装置6820。

图18是示意性地图示根据一个实施例的包括存储器系统的数据处理系统的另一示例的图。例如，图18是图示存储器系统可以被应用的用户系统6900的图。

参考图18，用户系统6900可以包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和存储模块6950。

应用处理器6930可以驱动用户系统6900(例如，操作系统(os))中包括的部件，并且包括控制用户系统6900中包括的部件的控制器、接口和图形引擎。应用处理器6930可以被提供为片上系统(soc)。

存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可以包括易失性随机存取存储器(ram)(诸如动态ram(dram)、同步dram(sdram)、双倍数据速率(ddr)sdram、ddr2sdram、ddr3sdram、lpddrsdarm、lpddr2sdram或lpddr3sdram)或非易失性ram(诸如相变ram(pram)、电阻型ram(reram)、磁阻型ram(mram)或铁电型ram(fram))。例如，可以基于层叠封装(pop)来封装和安装应用处理器6930和存储器模块6920。

网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，而且可以支持各种无线通信协议(诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di))，从而与有线/无线电子装置、尤其是移动电子装置进行通信。因此，根据本发明实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置。网络模块6940可以被包括在应用处理器6930中。

存储模块6950可以存储数据(例如，从应用处理器6930接收的数据)，然后可以将所存储的数据发送到应用处理器6930。存储模块6950可以由非易失性半导体存储器装置(例如，相变ram(pram)、磁性ram(mram)、电阻型ram(reram)、nand闪存、nor闪存和3dnand闪存)来体现，并且被提供作为可移除存储介质(诸如用户系统6900的存储器卡或外部驱动器)。存储模块6950可以对应于参考图1描述的存储器系统110。此外，存储模块6950可以体现为如以上参考图12至图17所描述的ssd、emmc和ufs。

存储模块6950可以包括控制器，控制器基于写入命令的属性将物理地址分配方案确定为第一方案和第二方案中的一个，并且控制存储器装置以根据所确定的方案来在与所分配的物理地址相对应的逻辑页上执行写入操作。

用户接口6910可以包括用于向应用处理器6930输入数据或命令或向外部装置输出数据的接口。例如，用户接口6910可以包括用户输入接口(诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件)以及用户输出接口(诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和监视器)。

此外，当将图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的整体操作，并且网络模块6940可以用作用于控制与外部装置的有线和/或无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由应用处理器6930处理的数据，或者支持从触摸面板接收数据的功能。

根据本实施例，可以提供能够改善超级块的访问性能的存储器系统及其操作方法。

尽管出于图示目的描述了各种实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求书限定的本发明的精神和范围的情况下，可以进行各种改变和修改。