统一存储器结构中仲裁的方法与设备的制作方法

专利名称：统一存储器结构中仲裁的方法与设备的制作方法
技术领域：
本发明涉及存储器系统，更具体的说，本发明涉及统一存储器结构(UMA)中的仲裁策略。
背景技术：
典型的计算机系统至少需要使用两个存储器子系统来控制由于请求代理而引起的对存储器系统的访问。典型的上述两个子系统是主存储器子系统和局部图形存储器子系统。主存储器子系统包括一个系统存储器控制器，而局部图形存储器子系统包括一个图形存储器控制器。两个存储器子系统需要支持在可接受的时间延迟内的访问系统存储器的多路请求。因此，双存储器结构对于典型的计算机系统而言提供了性能上的改进。然而，具有第二个存储器子系统所需的额外开销增加了典型计算机系统的成本。
具有统一存储器结构(UMA)的计算机系统兼具主存储器子系统和局部图形存储器子系统的功能。由于缺少了第二存储器控制器(例如，局部图形存储器控制器)，具有UMA的计算机系统显然具有更低的成本。然而，附加的图形类系统存储器的访问请求会使得普通系统存储器控制器过载。因此，由于对系统存储器控制器的多路请求而引起的过载会导致典型的UMA计算机系统性能上的巨大损失。因而，需要一个仲裁策略来制衡对于系统存储器的请求并且使UMA计算机系统中可供使用的带宽达到最大。
发明概要根据一个实施例，揭示了一个计算机系统，该系统包括一个存储器和一个耦合于该存储器上的存储器控制器。该控制器包括一个可编程的仲裁单元，该单元可根据第一种仲裁模式或第二种仲裁模式进行相应的操作。
附图的简要描述通过下面的详细描述和相应的本发明各实施例的附图，将更加全面充分地理解本发明。当然，附图不应该被用来将本发明限定在特定的实例中，它只是起到解释和帮助理解的作用。


图1 是计算机系统的一个具体实例的框2 是芯片集的一个具体实例的框3 是仲裁单元的一个具体实例的框4a 是仲裁器的一个具体实例的状态4b 是仲裁器的一个具体实例的状态5 是仲裁器操作的一个具体实例的流程6 是仲裁器操作的一个具体实例的流程7 是仲裁器操作的一个具体实例的流程8 示出系统总线接口的一个具体实例的框图发明的详细描述图1是计算机系统100的一个具体实例的框图。该计算机系统100包括一个中央处理单元(处理器)105，它耦合于处理器总线110上。在一个具体实例中，处理器105是奔腾处理器系列中的一款，它由位于加利福尼亚Santa Clara的英特尔公司提供，其中包括奔腾II处理器系列和可移动奔腾以及奔腾II处理器。作为选择，其他的处理器也可以被使用。处理器105可包括一个一级(L1)高速缓冲存储器(在图1中没有示出)。
在一个具体实例中，处理器105还通过专用的高速缓存总线102与一个二级(L2)高速缓冲存储器107相耦合。一级和二级高速缓冲存储器也可被集成在一个单一的设备中。作为选择，高速缓存107也可以通过共享总线与处理器105相耦合。
芯片集120也耦合于处理器总线110上。在一个具体实例中，芯片集120根据统一存储器结构(UMA)进行操作。主存储器113通过芯片集120耦合在处理器总线110上。主存储器113和高速缓存107中存储有处理器105所执行的指令序列。在一个具体实例中，主存储器113中包括动态随机访问存储器(DRAM)；然而，主存储器113也可以使用其它的存储器类型来实现。处理器105所执行的指令序列可从主存储器113、高速缓存107或者是其它存储设备中取得。还有一些附加设备也耦合在处理器总线110上，例如多处理器和/或多个主存储器设备。计算机系统100是按照单处理器进行描述的，然而也可以有多个处理器耦合在处理器总线110上。
视频设备125也耦合在芯片集120上。在一个具体实例中，视频设备包括一个视频监视器，例如阴极射线管(CRT)或液晶显示器(LCD)，以及所需的电源电路。
处理器总线110通过芯片集120与系统总线130相耦合。在一个具体实例中，系统总线130是一个外设接口(PCI)标准总线，它是由加利福尼亚Santa Clara的英特尔公司开发的，然而也可以选用其它标准的总线。多种设备，例如音频设备127，都可以耦合在系统总线130上。
总线桥140将系统总线130耦合在二级总线150上。在一个具体实例中，二级总线150是工业标准结构(ISA)总线，它是由位于纽约Armonk的国际商务机器公司(IBM)开发的；然而其他总线标准也可以被使用，例如由康柏电脑公司开发的扩展工业标准结构(EISA)等。多个设备可以耦合在二级总线150上，例如硬盘153和硬盘驱动器154。其他设备，例如指针控制设备(在图1中没有示出)，也可被耦合在二级总线153上。
图2是芯片集120的一个具体实例的框图。芯片集120包括一个耦合在处理器总线110上的主机接口210并且接收来自处理器105的对主存储器113的访问请求。写缓存器212与主机接口210耦合，对从主机接口210接收的请求进行缓冲以处理和主存储器113之间的写操作事务。读缓存器214也与主机接口210耦合，用来对从主机接口210接收的请求进行缓冲以处理和主存储器113之间的读操作事务。
芯片集120还包括一个图形控制器220。图形控制器220处理视频数据的对主存储器113的访问请求。刷新单元230也包括在芯片集120中。刷新单元230触发存储器刷新，使主存储器113中的电气单元再充电以完整的保存其中的数据。另外，芯片集120包括一个耦合在系统总线130上的系统总线接口240。系统总线接口240接收系统总线130上的输入/输出(I/O)设备(例如，音频设备127)发出的对主存储器113的访问请求。
芯片集120还包括存储器控制器250。存储器控制器250与写缓存器212、读缓存器214，图形控制器220、刷新单元230以及系统总线接口240相耦合。存储器控制器250根据接收到的命令中的存储器事务对主存储器113进行访问，这些命令来自处理器105以及耦合在芯片集120上的一个或多个外部设备，例如视频设备125。存储器控制器250可以对主存储器113读出和写入数据。
存储器控制器250中包括仲裁单元255。仲裁单元255通过各种代理，如写缓存器212、读缓存器214、刷新单元230等，协调对主存储器113的访问。
图3是仲裁单元255的一个具体实例的框图。仲裁单元255包括一个时间片定时器用于在时间片模式下的操作，一个特权定时器320和一个页比较单元330用于在条件特权授权模式下的操作，一个水印单元340用于在水印模式下的操作以及一个仲裁器350。仲裁器350接收来自代理的请求，确定访问请求的相对优先级，而后根据这个相对优先级将访问权每次授予其中的一个代理。
如上所述，仲裁单元255和仲裁器350可以根据不同的操作模式工作。根据一个具体实例，仲裁器350对主存储器113访问的协调依据是1.优先级指定模式；或2.时间片模式。
另外，当在优先级指定模式或时间片模式下操作时，仲裁器350的操作还可依据3.条件特权授权模式；或4.水印模式。
不仅如此，上述的操作仲裁模式还是可编程的，如计算机系统100的用户可以根据所期望的性能来选择工作模式。仲裁单元255接收一个模式(MODE)信号，该信号指明其将处在何种模式中操作。模式配置可以保存在一个耦合在二级总线150上的基本输入/输出系统(BIOS)存储器中(在图中没有示出)，并在计算机系统100启动或是通过配置机制重置，例如PCI配置写操作时，被传送给芯片集120。
I.仲裁模式A.优先级指定模式当处在优先级指定模式下操作时，访问主存储器113的请求被分为如下的几类，其中数字1具有最高的优先级1.高优先级；2.主机与系统输入/输出；3.普通优先级图形；和
4.机会。
高优先级类包括那些为了满足实时要求必须在预定延时内得到主存储器113服务的请求。例如，如果耦合在图形控制器220上的视频设备125的存储器113的服务被长时间的延误，可能会造成它的闪烁。高优先级类还包括那些为了避免系统失效而必须被及时服务的请求。例如，如果从刷新单元230收到的存储器刷新周期被过度的延误而未执行，主存储器113就将发生数据讹误。
主机与系统输入/输出类包括来自处理器110的请求(例如，来自读缓存器214的读操作事务)和通过系统总线接口240接收耦合在系统总线130上的输入/输出设备所发出的请求。系统总线130上的设备所发出的请求被分为同步和异步两类。同步请求(例如，来自数码相机的请求、网络通信等等)是延时敏感的，必须在一个可接受的时段内得到主存储器113的服务。异步请求(例如，来自硬盘153，硬盘驱动154的请求等等)没有这样的时间限制。
图8是总线接口240的一个具体实例的框图。系统总线接口包括耦合在系统总线130上的一个同步队列810和一个异步队列815。同步队列810存储有对主存储器113访问权的同步请求，异步队列815存储有异步请求。系统总线接口240还包括与同步队列810和异步队列815相耦合的一个预仲裁器820。预仲裁器820将那些被允许参加仲裁的访问主存储器113的系统输入/输出请求(同步的或异步的)挑选出来。由于严格的时间延迟限制，同步请求被赋予更高的优先级。
普通优先级图形类包括那些来自图形控制器220的访问主存储器113的非实时的图形请求。机会类包括那些对延时的要求较松的请求，这些请求可以被长时间的延迟而且不会降低计算机系统100的性能。例如，延迟来自写缓存器212的写事务和主存储器刷新，它们以队列的形式保存在各自的缓存器中并在延迟一段时间后被执行。
图4a是仲裁器350在优先级模式下工作时的一个状态图。请注意为了避免混乱，故意省略了状态图中的一些转换弧段。仲裁器350包括如下状态高优先级(HP)410；主机与系统输入/输出(HIO)420；普通优先级图形(NPG)430；和机会(OPP)440。若仲裁器350处于其中的一个状态并且收到了访问主存储器113的一个或多个请求，将在请求和当前状态之间的优先级作出一个决定。例如，如果仲裁器350正处在HIO 420下进行操作并且接收到了一个来自图形控制器220的对主存储器113的普通访问请求，仲裁器350将仍保持在HIO420状态。假设随后没有更高优先级的访问请求，则仲裁器350将在主存储器113完成对HIO 420的服务后转到NPG 430。然而，如果接收到一个更高优先级的请求，仲裁器350将立即从HIO 420转到HP410。
如上所述，高优先级请求具有最高的优先级是由于实时的要求，机会请求的优先级最低是因为它们可以被延迟并且几乎不对系统性能产生明显的影响。主机与系统输入/输出请求被赋予了高于普通优先级图形请求的优先级是由于处理器105是数据延迟敏感的。例如，对处理器105的延迟服务可能引起系统性能巨大的下降。
不仅如此，处理器105通常以很友好的方式访问存储器113。例如，一般情况下处理器105处在数据请求串和一段非活动时间的循环中。处理器105的绝大多数请求(95％或更多)是在高速缓冲存储器107处被服务的。因此，处理器105并不需要为了取得数据而频繁的访问主存储器113。在主存储器113，处理器数据请求之间的非活动时段考虑了普通优先级图形请求的充分的带宽。
然而，在一些情况下，例如运行大型图形应用程序或是使用小容量的高速缓冲存储器107时，主机与系统输入/输出请求可能会导致普通优先级图形请求处于饥饿状态。在这种情况下，可能需要给主机与系统输入/输出请求和普通优先级图形请求提供相同的优先级排列。而且，普通优先级图形请求如果被主机与系统输入/输出请求连续的中断，会导致主存储器113的操作效率的降低。例如，每当普通优先级请求被中断一次，主存储器113中正在被访问的页必须被关闭，这是因为主机与系统输入/输出请求很可能访问的并不是这一页。而后，为了给主机与系统输入/输出请求提供服务，存储器中的一个新页将被打开。当主机与系统输入/输出请求完成了对主存储器113的访问，且普通优先级图形请求再次获得访问权时，主机与系统输入/输出请求所访问的页将被关闭，而普通图形请求所需的页必须被再次打开。时间片模式利用了给主机与系统输入/输出请求和普通优先级图形请求提供相同优先级的方法，有助于减小这种开销。
B.时间片模式配置信息通过指明时间片操作模式的MODE信号被传递给仲裁器350，当它收到这个信号时，就根据时间片仲裁技术进行操作。使用时间片技术时，对主存储器113的访问请求被分为如下几类，数字1拥有最高的优先级1.高优先级；2.给主机与系统输入/输出请求和普通优先级图形请求；和3.机会。
时间片技术确保在优先级指定方案中，普通优先级图形请求不会发生饥饿现象。主机与系统输入/输出请求对主存储器113的访问被图3中所示的时间片定时器315所调节。时间片定时器315对主机与系统输入/输出请求得到主存储器113服务的持续时间加以限制。当时间片定时器315到时后，在没有更高优先级请求的情况下，普通优先级图形请求将得到主存储器113的访问权。一旦普通优先级请求被赋予访问权，主机与系统输入/输出请求在时间片定时器315到时前不会得到主存储器113的访问权。根据一个具体实例，时间片定时器315的持续时间对于计算机系统100的用户而言是可编程的。
图4b是仲裁器350在时间片模式下工作时的一个状态图。在大多数情况下，仲裁器350的操作与它处在优先级模式下时相同。例如，如果仲裁器350处在某一状态(例如，OPP 440)并且接收到了一个具有更高优先级代理的对主存储器113的访问请求，仲裁器350将从优先级较低的状态转换到优先级较高的状态(例如，HP 410)并把主存储器113的控制交给具有较高优先级的请求。然而，如果仲裁器350处在某一个状态(例如，NPG 430)并收到了一个与之有相同优先级的代理的请求(例如，主机与系统输入/输出组)，仲裁器350将保持在当前状态继续为NPG请求服务，直至时间片定时器315到时。当时间片定时器315到时后，在没有更高优先级代理请求的情况下，仲裁器350将转换至具有相同优先级的状态。
图5是当仲裁器350在时间片模式下工作时的一个操作流程图。当仲裁器350处在NPG或HIO状态时，一个来自其它代理的主存储器113的访问请求将被接收，过程框510。在过程框520处，判断这个请求是否来自一个具有比仲裁器350当前所处状态更高的优先级的代理。如果请求来自更高的优先级的代理，仲裁器350从当前状态转换至具有更高优先级的状态，过程框530。相应的，具有更高优先级的状态被赋予主存储器113的访问权。随后，控制转回到过程框510接收其它的请求。
如果判定请求不是来自更高优先级的代理，将判断所接收的请求是否来自相同优先级的代理，过程框540。如果请求不是来自具有相同优先级的代理，即请求来自优先级较低的代理，则仲裁器350至少在更高优先级的请求到来之前，将保持当前状态并继续为之服务，过程框550。如果请求来自具有相同优先级的代理，则判断时间片定时器315是否到时，过程框560。
如果判定时间片定时器315尚未到时，仲裁器350将保持当前状态并继续为当前控制代理服务。然而，如果时间片定时器315已经到时，仲裁器350将转换至具有相同优先级的状态，过程框570。在过程框580处，时间片定时器315被重置，用以为新获得访问权的代理重新计时。随后，控制返回过程框510接收来自其它代理的请求。由绘画中最常用的技巧可知，过程框520-560可能会组成各种不同的执行序列。例如，过程框540中所表示的过程可能先于过程框520中表示的过程被执行。可选择的，过程框520-560也可被并行的执行。
根据一个具体实例，如果仲裁器350在完成服务前由HIO 420或NPG 430转换至更高优先级的代理，则若时间片定时器315尚未到时，仲裁器350在完成对更高优先级代理的服务后，将返回到原先的状态。在这种情况下，重新返回一状态时时间片定时器315将被重置。然而，在另一实例中，当重新返回一个等同的状态时，时间片定时器315将从它转向更高优先级代理时的断点继续计时。
时间片技术的另外一个优点是，由于不会为了服务主机与系统输入/输出请求而中断普通优先级图形请求，因此可以成组的处理那些位于某一存储器地址空间范围内的事务。例如，每当连续的事务访问主存储器113的同一页时(例如，页命中)，访问时间就会降低并可能达到最小。另一方面，每当连续的事务访问主存储器113的不同页时(例如，页失效)，访问时间会达到最大，这是因为每个事务在数据访问之前还需要一段附加时间来预处理不同的页。因此，时间片技术提高了页命中的可能性，这是由于来自主机与系统输入/输出组的请求趋于集中在主存储器113的同一页中，那些来自普通优先级图形组的请求也是如此。
C.条件特权授权条件特权授权(conditional grace grant)技术是对主存储器113中页命中的可能性最大化这一概念的拓展。在这种仲裁方案中，仲裁器350根据接收到来自当前控制主存储器113的代理的请求和来自更高优先级代理的请求，将保持当前状态。然而，当随后的访问为页命中时，可能发生对主存储器113的访问授权回到控制代理(当前控制主存的代理)的情况。图3中所示的页比较单元330将判断后续的请求是否为页命中。只要控制代理的后续请求为页命中，则代理保留对主存储器113的控制。然而，一旦页比较单元330判定控制代理的后续请求会导致页失效，则仲裁器350转换至更高优先级的状态。
另外，一个代理保持对主存储器113控制的时间由特权计时器320加以限制。在特权模式下当一个代理第一次获得主存储器113的控制时，特权计时器320被启动。然而，当特权计时器320到时时，无论后续请求是否被页比较单元330判定为页命中，代理都必须释放主存储器113的控制。特权定时器320避免了其它请求访问主存储器113的代理被迫等候过长的时间。特权定时器320是可编程的，以便用户可以选择一个最佳值。最佳值是一个不使其它请求代理被过分延迟的时间限制。另外，条件授权技术在时间片模式或优先级指定模式下均可操作。
图6是与本发明的一个具体实例相一致的仲裁器350的操作流程图。在过程框610处，高优先级请求和当前控制主存储器113的代理的请求一同被接收。在过程框620处，页比较单元330判断控制代理的后续请求是否为页命中。如果页比较单元330判定后续请求为页失效，则更高优先级的请求被授权访问主存储器113。如果页比较单元330判定后续请求为页命中，则将判断特权计时器320是否到时，过程框640。
如果特权计时器320已经到时，控制返回过程框630处并在此将主存储器113的访问权授予更高优先级的状态。如果特权计时器320尚未到时，控制代理将保有主存储器113的控制，过程框650。随后，控制返回过程框610接收其它请求。通过将许多页命中访问组织在一起，消除了不必要的主存储器113的预处理时间。因而使得主存储器113的可用带宽达到最大化。
D.水印层次水印技术的优点是对机会请求的时间延迟的要求较松。例如，来自写缓存器212的延迟写请求和来自刷新单元230的主存储器113刷新请求以队列的形式保存在保持缓存器中，当仲裁器350空闲时才被延迟执行。然而，当主存储器113处在大工作负载的时段中时，机会代理获得主存储器113访问权的机会将会减小。如果主存储器113几乎没有服务，则各自代理中的保持队列可能达到其最大容量并将对系统性能造成不良的影响。
水印技术可在时间片模式或优先级指定模式下操作，并要求仲裁器350对机会代理中的保持队列的层次(或水印)敏感。如果一个保持队列接近于空，则如前所述，水印层次为低并且机会组获得一个低优先级。然而，如果一个保持队列接近于满，则水印层次为高并且机会组获得一个高优先级。例如，利用上述的优先级等级，如果写缓存器212或者刷新单元230中的保持队列接近于满，则机会组的等级被提升到最高优先级。另外，随着保持队列的填充，机会组的优先级可以逐步的提升。例如，如果队列为半满，则优先级可以被提升至第二或者第三个等级。
图7是与本发明的一个具体实例相一致的仲裁器350的操作流程图。在过程框710，机会代理发出一个访问主存储器113的请求。在过程框720，仲裁器350检测水印层次并判断机会组是否具有比当前状态或是收到的其它请求更高的优先级。如果判定水印层次相对较低，仲裁器350将保持当前状态或是转换至其它具有更高优先级的请求代理，过程框730。如果判定水印层次相对较高，仲裁器350将转换至机会状态并且将主存储器113的访问权授予发出请求的机会代理，过程框740。
尽管本发明用统一存储器结构描述，但可以看到本发明也可在其它存储器系统配置上实施。而且，本发明中所描述的仲裁技术也可在其它电气系统中使用，如网络、打印机等等。
至此，已经描述了在一个在UMA计算机系统中提高可使用带宽的仲裁策略。
权利要求
1.一种计算机系统包括一个存储器；和一个耦合于其上的存储器控制器，其中，存储器控制器包括一个可编程的仲裁单元，该单元可根据第一种仲裁模式和第二种仲裁模式进行相应的操作。
2.根据权利要求1的计算机系统，还包括一个耦合于所述仲裁单元的第一设备；和一个耦合于所述仲裁单元的第二设备；其中，当所述仲裁单元根据第一种仲裁模式进行操作时，所述第一设备被赋予比所述第二设备更高的访问存储器的优先级，而且，当所述仲裁单元根据第二种仲裁模式进行操作时，所述第一设备和所述第二设备被赋予访问存储器的相同优先级。
3.根据权利要求2的计算机系统，其中，当仲裁单元根据第二种仲裁模式操作且第一设备占有存储器的控制时，仲裁单元在一个预定的时间间隔内阻止第二设备对存储器的访问。
4.根据权利要求2的计算机系统，其中，当仲裁单元根据第二种仲裁模式操作且第二设备占有存储器的控制时，仲裁单元在一个预定的时间间隔内阻止第一设备对存储器的访问。
5.根据权利要求2的计算机系统，还包括第三设备，其中，当仲裁单元根据第一种或第二种模式操作时，所述第三设备被赋予一个低于第一设备和第二设备的优先级。
6.根据权利要求5的计算机系统，其中，仲裁单元根据第三种模式进行操作，其中在这种模式下如果第三设备访问存储器的后续请求将导致页命中，则仲裁单元在一个预定的时间间隔内阻止第一设备和第二设备对存储器的访问。
7.根据权利要求6的计算机系统，其中，如果第三设备访问存储器的后续请求导致页失效，则仲裁单元将存储器的访问权授予第一设备或第二设备。
8.根据权利要求5的计算机系统，其中，第三设备包括一个请求缓存器用以保存对存储器的访问请求。
9.根据权利要求8的计算机系统，其中，仲裁器根据第三种模式操作，在这种模式下，如果请求缓存器为满，则仲裁器指派给第三设备一个高于第一设备和第二设备的优先级；如果请求缓存器为空，则仲裁器指派给第三设备一个低于第一设备和第二设备的优先级。
10.根据权利要求5的计算机系统，进一步还包括一个耦合在仲裁单元上的主机接口；一个耦合在仲裁单元上的系统总线接口；一个耦合在仲裁单元上的图形控制器；和一个耦合在仲裁单元上的刷新单元。
11.根据权利要求10的计算机系统，其中，所述第一设备是一个通过主机接口耦合在仲裁单元上的处理器，所述图形设备是一个通过图形控制器耦合在仲裁单元上的图形设备，所述第三设备是一个刷新单元。
12.根据权利要求11的计算机系统，其中，所述第一设备通过系统总线接口耦合于仲裁单元上。
13.根据权利要求12的计算机系统，其中，所述系统总线接口还包括一个预仲裁器；一个耦合在预仲裁器上的同步缓存器；和一个耦合在预仲裁器上的异步缓存器；其中，所述预仲裁器指派给存储于所述同步缓存器的请求一个高于异步缓存器中请求的优先级。
14.根据权利要求5的计算机系统，进一步还包括一个时间敏感设备，其中，每当仲裁单元根据第一种或第二种仲裁模式操作时，第三设备被指派一个高于第一设备和第二设备的优先级。
15.根据权利要求2计算机系统，其中，所述仲裁单元接收一个信号，该信号指明仲裁单元是根据第一种模式还是第二种模式进行操作。
16.根据权利要求2计算机系统，其中，所述存储器控制器根据一统一存储器结构进行操作。
17.一种在统一存储器结构(UMA)中访问存储器的方法，包括仲裁后将存储器访问权授予第一代理；接收一个来自第二代理的存储器访问请求；判断第二代理是否具有与第一代理相同的优先级；如果是，则判断自第一代理被授权访问存储器开始，其预定的时间间隔是否用尽；且如果不是，阻止第二代理的存储器访问。
18.根据权利要求17的方法，还包括如果判定第二代理具有比第一代理更高优先级的请求，则将存储器访问权授予第二代理。
19.根据权利要求17的方法，进一步还包括，如果判定预定的时间间隔已经用尽，则将存储器访问权授予第二代理
20.根据权利要求19的方法，其中，所述第一代理是一个中央处理单元(CPU)，所述第二代理是一个图形设备。
21.根据权利要求19的方法，其中，所述第一代理是一图形设备，所述第二代理是一个系统输入/输出设备。
22.根据权利要求17的方法，进一步还包括当第三代理的优先级低于第一代理时，在将存储器访问权授予第一代理后，方接收第三代理存储器访问请求；判断第三代理中的缓存器是否相对较满；和如果是，将存储器访问权授予第三代理。
23.根据权利要求22的方法，进一步还包括，如果所述缓存器并非相对较满则阻止第三设备对存储器的访问。
24.一种减小第一代理为访问某一资源与其他多个附加代理竞争所用时间的方法，本方法包括将资源的访问权授予第一代理；接收来自多个附加代理中第二个代理的资源访问请求；接收来自第一代理的请求使其保持对资源的控制；判断第一代理的请求是否将导致访问资源的同一页；和如果否，将资源访问权授予第二代理。
25.根据权利要求24的方法，还包括如果判定第一代理的请求将导致访问存储器中的同一页，则判断自第一代理被授权访问资源开始，其预定的时间间隔是否用尽；如果是，阻止第二代理对资源的访问；否则，将资源访问权授予第二代理。
26.一个在统一存储器结构(UMA)中访问存储器的方法，包括仲裁后将存储器访问权授予第一代理；接收来自具有请求缓存器的第二代理发出的存储器访问请求；判断第二代理是否具有比第一代理优先级更高的请求；如果没有，判断请求缓存器是否相对较满；如果有，将存储器访问权授予第二代理。
27.根据权利要求26的方法，进一步还包括，如果第二代理具有比第一代理优先级更高的请求，则将存储器访问权授予第二代理
28.根据权利要求26的方法，进一步还包括，如果缓存器并非相对较满，则阻止来自第二代理的存储器访问。
全文摘要
根据一个具体实施例，揭示了一个计算机系统，该系统包括一个存储器和一个耦合于该存储器的存储器控制器。该控制器包括一个可编程的仲裁单元，该单元可根据第一种仲裁模式或第二种仲裁模式进行相应的操作。该计算机系统还包括与所述仲裁单元相耦合的第一设备和第二设备。根据另一具体实施例，当所述仲裁单元按照第一种仲裁模式进行操作时，第一设备被赋予比第二设备更高的访问存储器的优先级。另外，当所述仲裁单元根据第二种仲裁模式进行操作时，第一设备和第二设备被赋予相同的访问存储器的优先级。
文档编号G06F13/36GK1615474SQ99815778
公开日2005年5月11日 申请日期1999年12月21日 优先权日1999年1月8日
发明者S·J·克洛瑟特, T·A·戴普, W·甘德希, T·A·皮雅扎, A·斯里尼瓦斯, T·P·特里尤 申请人:英特尔公司