存储器控制设备、信息处理装置和存储器控制方法
【专利说明】存储器控制设备、信息处理装置和存储器控制方法
[0001]本申请基于并且要求2014年I月28日提交的日本专利申请N0.2014-013507的优先权的权益，其全部公开内容通过引用合并于此。
技术领域
[0002]本发明涉及一种用于控制对在信息处理装置中的半导体存储器的访问的技术。
【背景技术】
[0003]随着半导体存储器的制造过程的越来越小型化，在诸如动态随机存取存储器(DRAM)的半导体存储器上，访问被集中的字线对相邻字线给出了诸如串扰等的电影响。因此，在连接到相邻字线的存储器单元上出现数据损坏的问题已经变得显著。为了避免该问题，通常已经采取了下面的两种措施。第一措施是缩短刷新周期。第二措施是使得存储器控制器发出对集中访问时受影响的相邻行地址的刷新。
[0004]在PTL I中公开了与上述问题相关的技术。在PTL I的技术中，当在多个存储介质上分配地址时，监视每个地址的访问频率，以检测其访问频率超过预定义的的频率阈值的地址。在PTL I的技术中，对检测到的地址的存储介质的分配被改变为比已经被分配的存储介质更快地访问得另一存储介质的分配。
[0005][引用列表]
[0006][专利文献]
[0007]PTL 1:日本专利申请特开公布:Νο.2011-164669
[0008]PTL 2:日本专利申请特开公布:Νο.2010-198219
【发明内容】
[0009][技术问题]
[0010]然而，可以设想，在未来的半导体存储器的制造过程中的进一步的小型化引起了对相邻字线的更显著的影响，并且因此，数据损坏变得更可能发生。因此，在上述传统措施和在PTL I中公开的技术中存在下述问题。
[0011]在缩短刷新周期的传统措施的情况下，由于在制造过程中的进一步的小型化而需要实现进一步的缩短。在该情况下，频繁的刷新引起了出现功耗增加的问题。而且，因为在执行刷新期间中断了诸如读取、写入等的存储器访问，所以频繁刷新引起了出现访问性能的降低的另一问题。
[0012]在发出对于相邻行地址的刷新操作的传统措施的情况下，对于任何行地址的频繁访问集中引起了对于其相邻行地址的频繁刷新。结果，引起了诸如在功耗上的增加和访问性能上的降低的问题。
[0013]如在PTLl中所述，如果分配到集中访问的地址的存储介质被改变可以提供更快访问的另一存储介质，则能够避免访问集中。然而，PTL I没有公开如何避免访问集中，并且当无法识别提供更快访问的另一存储介质时，避免在相邻行地址处的数据损坏的问题。
[0014]因此，进行本发明以解决上述问题，并且本发明的目的在于提供一种在不引起在半导体存储器上的功耗的增大和访问性能的降低的情况下增强存储的数据的可靠性的技术。
[0015][对问题的解决方案]
[0016]根据本发明的存储器控制设备，包括:访问控制单元，所述访问控制单元被配置为根据在逻辑地址和物理地址之间的对应关系(存储器映射)来控制从主机设备对存储器设备的访问；访问集中检测单元，所述访问集中检测单元被配置为通过监视从访问控制单元对存储器设备的信号来检测满足预定义访问集中条件的行地址；以及存储器映射改变单元，所述存储器映射改变单元被配置为改变存储器映射，以使与包括由所述访问集中检测单元检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
[0017]根据本发明的信息处理装置，包括:根据权利要求1所述的存储器控制设备；存储器设备；以及主机设备。
[0018]根据本发明的存储器控制方法，包括:通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及改变在访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
[0019]根据本发明的用于存储器控制程序的非瞬时计算机可读介质，使得计算机执行，包括:通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及改变在访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
[0020][本发明的有益效果]
[0021]本发明提供了提供一种在不引起在半导体存储器上的功耗的增大和访问性能的降低的情况下增强存储的数据的可靠性的技术。
【附图说明】
[0022]图1是图示作为本发明的示例性实施例的信息处理装置的配置的框图；
[0023]图2是本发明的示例性实施例的存储器控制设备的硬件配置图；
[0024]图3是图示作为本发明的示例性实施例的存储器控制设备的操作的流程图；
[0025]图4是图示本发明的示例性实施例的存储器映射改变的具体示例的图；以及
[0026]图5是图示本发明的示例性实施例的存储器映射改变的另一具体示例的图。
【具体实施方式】
[0027]下面参考附图来详细描述本发明的示例性实施例。
[0028]图1图示了作为本发明的示例性实施例的信息处理装置I的配置。
[0029]在图1中，信息处理装置I包括存储器控制设备10、存储器设备20和主机设备30?存储器控制设备10包括访问控制单元11、访问集中检测单元12和存储器映射改变单元13。主机设备30被配置有CPU(中央处理单元)，该CPU在通过使用逻辑地址访问存储器设备20的同时控制信息处理装置I的总体操作。存储器设备20例如被配置有易失性半导体存储器，诸如DRAM(随机存取存储器)，并且包括由物理地址标识的存储器单元，该物理地址由行地址和列地址构成。
[0030]如在图2中的硬件配置图中所示，存储器控制设备10可配置有处理器1001、内置存储器1002、主机接口 1003和存储器接口 1004。在该情况下，访问控制单元11被配置有主机接口 1003、存储器接口 1004和处理器1001，处理器1001读入存储在内置存储器1002中的计算机程序和数据，并且执行该计算机程序。访问集中检测单元12和存储器映射改变单元13被配置有处理器1001，该处理器1001读入存储在内置存储器1002中的计算机程序和数据，并且执行该计算机程序。存储器控制设备10的硬件配置不限于上述配置。
[0031]访问控制单元11通过参考在逻辑地址和物理地址之间的对应关系(以下称为存储器映射)来控制对存储器设备20的访问。存储器映射例如被存储在内置存储器1002中。例如，当访问控制单元11经由主机接口 1003从主机设备30接收到对存储器设备20的读取指令时，访问控制单元11通过参考存储器映射来将目标逻辑地址转换为物理地址。然后，访问控制单元11经由存储器接口 1004向存储器设备20传送指示要读取的物理地址的信号和指令读取操作的信号。然后，访问控制单元11从存储器设备20接收存储在目标物理地址中的数据，并且向主机设备30返回响应。当访问控制单元11例如经由主机接口 1003从主机设备30接收对于存储器设备20的写入指令和目标数据时，访问控制单元11通过参考存储器映射来将目标逻辑地址转换为物理地址。然后，访问控制单元11经由存储器接口1004向存储器设备20传送用于指示要写入的物理地址的信号、指令写入操作的信号和目标数据。
[0032]访问集中检测单元12通过监视从访问控制单元11到存储器设备20的信号来检测满足预定义访问集中条件的行地址。例如，访问集中检测单元12可以计数对每个行地址的访问次数，每个行地址由包括在从访问控制单元11到存储器设备20的信号中的物理地址构成，并且访问集中检测单元12检测其访问次数值超过阈值的行地址。用于检测访问被集中的行地址的各种公知技术还可以适用于访问集中检测单元12。
[0033]存储器映射改变单元13改变存储器映射，以使与具有由访问集中检测单元12检测到的行地址的每个物理地址相对应的逻辑地址与向多个行地址分配的物理地址之一相关联。
[0034]例如，存储器映射改变单元13可以改变存储器映射，以使已经与具有检测到的行地址的物理地址相对应的逻辑地址与具有相同列地址的物理地址中的一个相关联。具有相同的列地址的物理地址具有不同的行地址。通过这样的改变，已经与具有检测到访问集中的行地址的多个物理地址相关联的逻辑地址由此被分配到具有不同的行地址多个物理地址。
[0035]为了相对于检测其访问集中的行地址应用上述存储器映射的改变，还变得有必要改变用于已经与物理地址相关联的逻辑地址的映射，在该改变之后，目标逻辑地址要与该物理地址相关联。因此，存储器映射改变单元13可以改变存储器映射，使