基于fpga芯片的电路系统功耗预测方法
【技术领域】
[0001] 本发明涉及电子元件技术领域，特别是涉及一种基于FPGA芯片的电路系统功耗 预测方法，用于分析电路系统的热失效和可靠性。
【背景技术】
[0002] 目前FPGA芯片主要被Xilinx、Altera、Actel、Lattice等国外公司垄断，基于FPGA 芯片的电路系统的功耗引起的热失效和可靠性问题的研宄也被这些公司作为重要技术机 密进行保护。为了能够深入研宄基于FPGA芯片的电路系统的功耗引发的热失效和可靠性 问题，必须找出能准确预测基于FPGA芯片的电路系统的功耗的有效方法。然而，针对功耗 预测这一问题，首先，现有的大部分软件工具只是基于电源管理的需求在板级电路上对系 统进行整系统的总功耗预测，无法预测系统调用的FPGA内部各个资源模块的具体功耗分 布情况，因此不能支持系统的热失效和可靠性分析；其次，极少数软件平台只能够粗略预测 系统调用的FPGA内部各个资源模块的功耗大小，其精度不能达到进行热失效和可靠性分 析的精度要求，因而缺乏工程实用价值。
【发明内容】
[0003] 本发明的目的在于针对上述现有技术的不足，提出一种基于FPGA芯片的电路系 统功耗的预测方法，以满足基于FPGA芯片电路系统的热失效和可靠性分析要求。
[0004] 本发明的技术方案是：依据功能对FPGA芯片的内部资源进行模块划分，确定建模 最小单元；针对最小单元借助FPGA厂商提供的早期功耗分析仪确定影响每个最小单元的 功耗影响因子；通过功耗影响因子与功耗间的关系建立各个最小单元功耗的数学模型；对 比数学模型的预测值和用于修正模型搭建的特定硬件平台测量得到的硬件平台的实测值， 验证数学模型的精度；对基于FPGA芯片的电路系统的功耗预测采用精度达标的数学模型 进行计算。具体实施步骤如下：
[0005] (1)依据功能将FPGA内部资源划分为时钟网络CLOCK、逻辑LOGIC、嵌入式存储器 RAM、数字信号处理DSP、锁相环PLL和输入输出块I0B这6个功能模块，并将其中的LOGIC 功能模块再分割为查找表LUT和触发器FF这2个子功能模块，将该2个子功能模块和其余 的5个功能模块作为建模最小单元；
[0006] (2)根据步骤（1)确定的功耗预测的建模最小单元，借助FPGA厂商提供的早期功 耗分析仪EPE软件获得各个最小单元的功耗影响因子的总个数n和功耗影响因子^，&…… xn;
[0007] (3)根据最小单元的功耗影响因子与功耗间的关系，建立各个建模最小单元的功 耗数学模型：
[0008]
【主权项】
1. 一种基于FPGA芯片的电路系统功耗预测方法，包括如下步骤： (I. 1)依据功能将FPGA内部资源划分为时钟网络CLOCK、逻辑LOGIC、嵌入式存储器 RAM、数字信号处理DSP、锁相环PLL和输入输出块IOB这6个功能模块，并将其中的LOGIC 功能模块再分割为查找表LUT和触发器FF这2个子功能模块，将该2个子功能模块和其余 的5个功能模块作为建模最小单元； (1.2)根据步骤（I. 1)确定的功耗预测的建模最小单元，借助FPGA厂商提供的早期功 耗分析仪EPE软件获得各个最小单元的功耗影响因子的总个数n和功耗影响因子^，X2…… xn; (1. 3)根据最小单元的功耗影响因子与功耗间的关系，建立各个建模最小单元的功耗 数学模型：
其中，i表示第i次取值和运算，Xi为第i个功耗影响因子，f(x i)为由Xi拟合得到的 函数； (1. 4)对FPGA中的7个最小单元各自的影响因子逐一进行赋值，设计得到对应于这7 个不同最小单元的测试向量，用该7个测试向量作为1组测试向量； (1.5)将步骤（1.4)重复m次，获得m组测试向量，即得到7m个测试向量； (1. 6)搭建基于FPGA的硬件平台，将7m个测试向量逐一下载到硬件平台的FPGA芯片 中，得到相应的硬件平台的7m个功耗实测值； (1.7) 将步骤（1.4)中7个最小单元各自的影响因子代入步骤（1.3)中相应最小单元 的功耗数学模型，得到7个最小单元各自的功耗预测值P，与硬件平台得到的7个功耗实测 值P'对比，计算这7个最小单元各自的误差率A = |P-P' |/P' ； (1.8) 重复步骤（1.7)m次，计算每个最小单元的m次运算的均方根误差率：
若e满足误差要求，8卩e <10%，则建模最小单元的功耗数学模型精度达标，无须修 正； 若e不满足误差要求，8卩e >10%，则在建模最小单元的功耗数学模型中添加修正因 子，以减小误差，直至e满足误差要求； (1. 9)对于基于FPGA芯片实现任意电路功能的系统，在进行实际电路设计之前，根据 系统的参数指标要求，进行各个最小单元影响因子的配置，将各个最小单元影响因子的配 置值代入到各个最小单元修正后的功耗数学模型中，预测该系统的各个最小单元的功耗， 并将各个最小单元功耗相加得到系统的总功耗。
2. 根据权利要求1所述的基于FPGA芯片的电路系统功耗预测方法，其特征在于：所述 步骤（1. 3)中的f (Xi)的拟合按如下步骤进行： (2. 1)打开EPE软件某一最小单元的数据输入表，对第一影响因子^所在列的数据输 入栏输入一系列呈等差数列分布的数据，且第一等差数列的公差屯辛0 ;对其余影响因子 所在列数据输入栏分别输入一系列呈常数列分布的数据，获取此时的第一功耗P1K在列的 一系列数据，并定义第一等效功耗y(l) = P1;在MATLAB软件中使用cftool工具拟合y(l) 与X1的函数关系，得到第一函数f (X1); (2. 2)对第二影响因子X2所在列的数据输入栏输入一系列呈等差数列分布的数据，且 第二等差数列的公差d2# 0 ;其余影响因子的数据输入与步骤（2. 1)中的输入相同，获取 此时的第二功耗值P2所在列的一系列数据，将第一影响因子X1所在列的一系列呈等差数列 分布的数据分别代入第一函数f (X1)，得到第一数列g (1)，并定义第二等效功耗y (2) = P2/ g⑴；在MATLAB软件中使用cftool工具拟合y(2)与X2的函数关系，得到第二函数f(x 2); (2. 3)对第三影响因子X3所在列的数据输入栏输入一系列呈等差数列分布的数据，且 第三等差数列的公差d3# 0 ;其余影响因子的数据输入与步骤（2. 2)中的设定相同，获取 此时的第三功耗值P3所在列的一系列数据，将第二影响因子X2所在列的一系列呈等差数列 分布的数据分别代入第二函数f (X2)，得到第二数列g (2)，并定义第三等效功耗y (3) = P3/ (g (2) *g(l))，其中，*为乘号；在MATLAB软件中使用cftool工具拟合y (3)与&的函数关 系，得到第三函数f (X3); (2. 4)对第n影响因子Xn所在列的数据输入栏输入一系列呈等差数列分布的数据，且 第n等差数列的公差dn# 0 ;其余影响因子的数据输入与前一步对第n-1影响因子操作中 的设定相同，获取此时的第n功耗值Pn所在列的一系列数据，将第n-1影响因子X n_i所在列 的一系列呈等差数列分布的数据分别代入第n-1函数f (Xlri)，得到第n-1数列g (n-1)，并 定义第n等效功耗y(n) = Pn/(g(n-l)*g(n-2)......g (I));在MATLAB软件中使用cftool工 具拟合y (n)与Xn的函数关系，得到第n函数f (Xn)。
3.根据权利要求1所述的基于FPGA芯片的电路系统功耗预测方法，其特征在于：所述 步骤（1.6)中基于FPGA的硬件平台的搭建方法为：在电源与FPGA芯片间串联灵敏电阻，使 用放大器放大流经灵敏电阻的电流，放大后的灵敏电阻的电流值采用单片机STM32F107的 AD采样获取，通过下式计算功耗实测值：
其中，I为放大后的灵敏电阻的电流值，V为电源电压，0为I的放大倍数，R为灵敏电 阻的阻值。
【专利摘要】本发明公开了一种基于FPGA芯片的电路系统功耗预测方法，主要解决同类技术无法满足系统热失效和可靠性分析要求的问题。其实现步骤为：1.依据功能对FPGA内部资源进行模块划分，确定建模最小单元；2.针对建模最小单元确定其功耗影响因子；3.通过功耗影响因子与功耗间的关系建立最小单元的功耗数学模型；4.对比数学模型的预测值和硬件平台的实测值，验证数学模型的精度；5.采用精度达标的数学模型计算各个最小单元的功耗，将这些最小单元的功耗相加得到基于FPGA芯片的电路系统的总功耗。本发明降低了预测误差率，提高了预测精度，可用于基于各个系列各个型号的FPGA芯片的各种电路系统功耗预测。
【IPC分类】G06F19-00, G06Q10-04
【公开号】CN104820787
【申请号】CN201510243868
【发明人】蔡觉平, 同亚娜, 毕文婷, 宋喆喆, 徐维佳
【申请人】西安电子科技大学
【公开日】2015年8月5日
【申请日】2015年5月13日