空间块的权重因数或灰度。块伪密度比率"r"也被称为块伪权重变量（block dummyweightingvariable)。块伪密度比率"r"具有在0和1之间的范围的值，如 0 <r< 1。在该阶段还不限定伪部件。每个空间块138均被作为一个伪部件处理直到在 步骤106中确定真正的伪部件。块伪密度比率"r"对于各个模板是通用的参数。
[0048] 返回参照图1，方法100进行至步骤104,确定目标块伪密度比率R。基于图案密度 均匀性（UPD)工艺窗口和工艺生产量可以确定目标块伪密度比率R。
[0049] 在本实施例中，对于给定的空间块层，通过IPD统计公式，如且标记为r。来确定块 伪密度"r"， CN 105205201 A 6/y贝
[0050]
[0051] 其中，〇s是块伪图案密度的标准偏差。下文进一步限定公式2中变量参数。PD〇 是限定为各个模板的主图案密度的平均值的平均主图案密度。特别地，平均主图案密度 .下石^通过以下公式限定和计算，
[0052]
[0053] ro。⑴代表模板"i"的主图案密度。对用各个空间块层，平均主图案密度PDn 保持不变。
[0054] 类似地，1^7是平均伪图案密度，通过以下公式限定和计算
[0055]
)
[0056] 平均伪图案密度针对给定的空间块层并且随不同的空间块层而变化。
[0057] 术语PD〇?PDs是全部模板（模板1、2、3.....和N)的ro。?rojl积的平均值。 参数〇是总图案密度的标准偏差并且定义为：
[0058]
[0059] 其中，是全部模板的ro2的平均值并且^是全部模板的总图案密度ro的 平均值。平均总图案密度i定义为：
[0060]
[0061]
[0062]
[0063] 在进一步的本实施例中，通过以下步骤生成由等式2导出的rou统计学公式。在 等式5中，参数〇2定义为=胃-I气随着进一步地数学运算，发现参数〇 2 是r的函数，形式为
[0064] 〇 2=ar2+br+c (等式 8)
[0065] 其中，系数a和b是空间隔离距离d的函数，而系数c是常数。对于给定的空间块 层和相应的隔离距离d，在某一r值下参数〇具有最小值，这意味着各模板的图案密度变量 最小。参数〇的最小值通过限定〇 '（r) = 0来确定，推出r= -b/(2a)(其进一步给出等 式2)。因此，确定的块伪密度比率"r。"也被称为最小块伪密度R。
[0066] 确定最小块伪密度比率r。以最优化相应的空间块层的UPD。然而，当块伪密度比 率"r"在某一范围内与r。足够接近时，它仍然提供可接受的图案密度均匀性并且为调整其 他参数（诸如，工艺窗口和生产量）留下空间。
[0067] 生产量可以包括模拟时间、在半导体衬底120上形成伪部件的蚀刻工艺的持续时 间和/或在将将要形成的主要部件132和伪部件转印至半导体衬底120的电子束光刻工艺 期间的电子束写入时间。
[0068] 工艺窗口是工艺参数值的集合，该工艺窗口允许在期望的规格下制造电路。在一 个实施例中，工艺窗口是在确定合适的隔离距离"d"和块伪密度比率"r"的过程中要考虑 的一个因素。在一个实例中，用于临界尺寸（CD)的工艺窗口要考虑确保CD处在期望的范 围内。当图案密度改变时，与曝光量阀值相关的曝光强度相应改变，从而导致CD变化。当 图案密度更高或更低时，CD可能不合规格。
[0069] 考虑上述全部因素，确定每个空间块层的目标块伪密度比率R。
[0070] 方法100进行至步骤106,确定作为不可印刷的伪部件的伪部件170的尺寸（和 节距）和类型。不同类型的伪部件170可以具有不同的曝光阀值剂量。例如，孔型的伪部 件170 (如图7A和7B所示）的曝光阀值剂量低于条形栅（bargrating)型的伪部件（如 图8A和8B所示）的曝光阀值剂量。在相同的尺寸/节距下，条形的伪部件由于具有更高 的图案密度，所以可以具有更高的强度。换句话说，当图案密度太高时，伪部件是可印刷的 (printable)〇
[0071] 在相同的曝光剂量下，随着伪部件170的尺寸、节距和类型的变化，图案最大强 度发生改变。在本实施例中，通过使用具有强度分布的阀值剖切线（cutline)，模拟印刷 CD(例如，通过高斯核算法）。然后选择伪部件170 (按照尺寸、节距和类型），并且其最大强 度低于模型阀值一个安全范围（例如，25% )，因此伪部件170在掩模中或半导体晶圆中是 不可印刷的，现在命名为不可印刷伪部件并且用参考标号172标记。在另一关于电子束光 刻的实施例中，调整用于伪部件170的曝光剂量以获得不同的强度分布。然后选择曝光剂 量以使伪部件170的最大强度比模型阀值低一个安全范围（例如，25% )并且伪部件170 是不可印刷的。
[0072] 方法100进行至步骤108,生成用于不可印刷的伪部件172的图案以满足目标块伪 密度比率R。不可印刷伪部件172的图案可以是正方形（如图9所示）或矩形（条形，如图 10所示）组成的矩阵，或不规则的伪阵列（如图11所示）。
[0073] 在图9中，不可印刷的伪部件172在空间块中按照二维阵列来配置。不可印刷的 伪部件172是边长为"A"的正方形。伪阵列在每个方向（X和Y方向）上均具有周期常数 "P"（节距）。选择节距P和边长a从而使得A2/p2=R。参数R是目标块伪密度比率。
[0074] 在图10中，不可印刷的伪部件172在空间块中按照二维阵列来配置。不可印刷的 伪部件172是边长分别为"A"和"B"的矩形。亚分辨伪阵列在X和Y方向上分别具有周期 常数"px"和"py"。选择节距和边长从而使得AB/pxpy=R。参数R是目标块伪密度比率。
[0075] 在图11中，不可印刷的伪部件172可以被配置为不规则的伪阵列。在此选择不可 印刷的伪部件172,从而使得总伪面积/块区域面积=R。参数R是目标块伪密度比率。
[0076] 在一些实施例中，伪部件可以包括可印刷的部件，可印刷的部件设计为调整图案 密度从而改进制造工艺（诸如，CMP或热退火）的效果。例如，对于注入层或接触件/通孔 层，可优选不可印刷的伪部件，而对于多晶硅层或金属，优选可印刷的伪部件。
[0077] 在一些实施例中，伪部件可以包括用于光学临近修正（0PC)的亚分辨部件以提高 成像分辨率。通过相应的光刻工艺，这些亚分辨部件对半导体衬底120是不可印刷的。
[0078] 参照图1和图12,方法100进行至步骤110,将不可印刷的伪部件172添加至1C设 计布局（每个相应的模板124)以形成修改的1C设计布局（每个相应的修改的模板180)。 生成经过修改的1C设计布局的下线（tape-out)以用于掩模制造或电子束写入。下线代表 可以用于掩模制造或电子束写入的具有某一格式的1C设计布局。
[0079] 在一个实施例中，使用修改的1C设计布局以形成用于光刻曝光工艺的掩模，该光 刻曝光工艺将1C图案转印至涂覆在半导体衬底120上的光刻胶层内。例如，基于具有不可 印刷的伪部件172的修改的1C图案，使用电子束或多电子束的机理以在掩模（光掩模或中 间掩模（reticle))上形成图案。采样各种合适的技术来形成掩模。在一个实施例中，采用 二元技术来形成掩模。在这种情况下，掩模图案包括不透明区和透明区。在一个实例中， 二元掩模包括透明的衬底（例如，熔融石英）和在掩模的不透明区中涂覆的不透明的材料 (例如，络）。在另一实施例中，使用相移技术形成掩模。在相移掩模（PSM)中，形成在掩模 上的图案中的各个部件配置为具有合适的相位差以提高