[0051] 现在参照附图描述各个方面。在以下描述中，出于解释目的阐述了众多具体细节 以提供对一个或多个方面的透彻理解。然而，明显的是，没有这些具体细节也可实践此种 (类)方面。
[0052]如本申请中所使用的，术语"组件"、"模块"、"系统"及类似术语旨在包括计算机相 关实体，诸如但并不限于硬件、固件、硬件与软件的组合、软件、或执行中的软件。例如，组件 可以是但不限于是，在处理器上运行的进程、处理器、对象、可执行件、执行的线程、程序和/ 或计算机。作为解说，在计算设备上运行的应用和该计算设备两者皆可以是组件。一个或多 个组件可驻留在进程和/或执行的线程内，且组件可以本地化在一台计算机上和/或分布在 两台或更多台计算机之间。另外，这些组件能从其上存储着各种数据结构的各种计算机可 读介质来执行。这些组件可藉由本地和/或远程进程来通信，诸如根据具有一个或多个数据 分组的信号来通信，这样的数据分组诸如是来自藉由该信号与本地系统、分布式系统中另 一组件交互的、和/或跨诸如因特网之类的网络与其他系统交互的一个组件的数据。
[0053]此外，术语"或"旨在表示包含性"或"而非排他性"或"。即，除非另外指明或从上下 文能清楚地看出，否则短语"X采用A或B"旨在表示任何自然的可兼排列。即，短语"X采用A或 B"得到以下任何实例的满足:X采用A;X采用B;或X采用A和B两者。另外，本申请和所附权利 要求书中所使用的冠词"一"和"某"一般应当被解释成表示"一个或多个"，除非另外声明或 者可从上下文中清楚看出是指单数形式。
[0054]本发明的某些方面可适用于被部署在电子设备之间的通信链路，这些电子设备可 包括装置(诸如电话、移动计算设备、电器、汽车电子设备、航空电子系统等）的子组件。图1 描绘了可采用IC设备之间的通信链路的装置。在一个示例中，装置100可包括无线通信设 备，该无线通信设备通过RF收发机与无线电接入网(RAN)、核心接入网、因特网和/或另一网 络通信。装置100可包括可操作地耦合到处理电路102的通信收发机106。处理电路102可包 括一个或多个IC设备，诸如专用IC(ASIC) 108ASIC 108可包括一个或多个处理设备、逻辑 电路等等。处理电路102可包括和/或耦合到处理器可读存储(诸如存储器112)，该处理器可 读存储可维护可由处理电路102执行的指令和数据。处理电路102可由操作系统或应用编程 接口（API )110层中的一者或多者来控制，该API 110层支持并允许执行驻留在存储介质(诸 如无线设备的存储器设备112)中的软件模块。存储器设备112可包括只读存储器(ROM)或随 机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)、闪存卡、或可以在处理系统和计算平台 中使用的任何存储器设备。处理电路102可包括或访问本地数据库114,该本地数据库114可 维护用于配置和操作该装置100的操作参数和其它信息。本地数据库114可使用数据库模 块、闪存、磁介质、EEPR0M、光学介质、磁带、软盘或硬盘等中的一者或多者来实现。处理电路 102也可以可操作地耦合至外部设备，诸如天线122、显示器124、操作者控件(诸如按钮128 和按键板126以及其他组件）。
[0055]图2是解说连接至通信总线的装置200的某些方面的示意框图，其中该装置可被实 施在以下一者或多者中：无线移动设备、移动电话、移动计算系统、无线电话、笔记本计算 机、平板计算设备、媒体播放器、游戏设备、可穿戴计算设备、电器、车辆等。装置200可以包 括使用串行总线230来通信的多个设备202、220和222a-222n。根据本文所公开的某些方面， 设备202、220和/或222a-222n中的两个或更多个设备可被配置或适配成在CCIe操作模式中 使用串行总线230。在CCIe操作模式中，串行总线230可被称为CCIe总线230XCIe总线230可 在与CCIe总线操作兼容的设备202、220和/或222a-222n之间提供较高数据传输速率。此类 设备202、220和/或222&-22211可被称为0：16设备。0：16设备202、220和/或2223-22211可在彼 此通信时通过将数据编码为在常规CCI总线或I2C总线的SCL线和SDA线两者上传送的码元 来达到较高数据率。CCIe设备、CCI和/或I2C设备可在同一CCIe总线230上共存。例如，数据 可在第一时间区间中使用CCIe编码来传送，并且其他数据可在不同时间区间中根据I2C信 令约定来传送。
[0056] CCIe总线230可以为配置成用于CCIe总线230所支持的增强型特征的设备扩展常 规I2C或CCI总线的能力。例如，CCIe总线230可以支持比I2C或CCI总线高的比特率。根据本 文公开的某些方面，CCIe总线230的一些版本可以被配置或适配成支持16.7Mbps或更大的 比特率，并且CCIe总线230的一些版本可以被配置或适配成支持至少23兆比特每秒的数据 率。
[0057]装置200可包括相机和/或可被配置成控制某些相机操作。在一个示例中，成像设 备202被配置成作为CCIe总线230上的从设备来操作。成像设备202可被适配成提供例如管 理图像传感器的传感器控制功能204。另外，成像设备202可包括配置寄存器或其他存储 206、控制逻辑212、收发机210以及线驱动器/接收机214a和214b。控制逻辑212可包括处理 电路，诸如状态机、定序器、信号处理器或通用处理器。收发机210可包括接收机210a、发射 机210c和共用电路210b(包括定时、逻辑和存储电路和/或设备）。在一个示例中，发射机 210c基于由时钟生成电路208提供的定时来编码并传送数据。
[0058]常规成像设备204可能无法访问具有足够高频率的时钟以允许设备202达成CCIe 总线230的所指示比特率，因为传感器设备202通常不需要或不使用125MHz或更高的时钟。 然而，根据本文所公开的某些方面，接收机210a可被配置或适配成通过使用模拟延迟电路 从接收到的传输直接生成时钟信号来从CCIe总线230中提取接收时钟，该模拟延迟电路可 消除对高频时钟的需要并由此在空闲时段期间节省功率。
[0059]图3是解说在根据I2C协议操作串行总线230时单个字节写数据操作的示例的时序 图300。每个I2C传输320始于在串行总线230上断言的开始状况306，并且在串行总线230上 断言停止状况316时终止。开始状况306在SDA信号导线218转变为低而SCL信号导线216保持 在高状态时被断言。停止状况316在SDA信号导线218转变为高而SCL信号导线216保持在高 状态时被断言。根据I2C协议，除了开始状况306和停止状况316以外，SDA信号导线218上的 转变在SCL信号导线216为低时发生。
[0060] 在典型I2C操作中，I2C主节点在SDA信号导线218上发送7比特从ID 302以指示该 主节点希望访问I2C总线上的哪个从节点，继以指示该操作是读操作还是写操作的读/写比 特312,由此读/写比特312为逻辑0以指示写操作以及为逻辑1以指示读操作。仅其ID匹配该 7比特从ID 302的从节点被准许响应该写(或任何其他)操作。为了使I2C从节点检测其自己 的ID 302,主节点在SDA线218上传送至少8比特连同SCL线216上的8个时钟脉冲。这种行为 可被用于在CCI e操作模式中传送数据以防止传统12C从节点对CCI e操作作出反应。
[0061] 图4是解说根据CCIe协议操作的串行总线230上、并且在两个或更多个通信设备 202、220、222a-222n被配置或适配成根据CCIe协议来通信时的数据传输的时序图400。在 CCIe操作模式中，数据被编码成在CCIe总线230的信号导线216、218上顺序传送的一组2比 特码元。码元序列402、404可在相继传输区间406、408中传送。每个码元序列402、404之前有 开始状况406、418、420。开始状况416、418、420在304信号导线218转变为低而3〇4言号导线 216保持在高状态时被断言。根据CCIe协议，在传送码元序列402、404时在SCL信号导线216 上发生转变的同时，SDA信号导线218上的转变可发生。开始状况416、418、420可占用两个码 元区间。
[0062] 在所解说的示例中，每个码元序列402、404包括12个码元并编码可包括16比特数 据和3比特开销的20比特数据元素。12个码元的序列402、404中的每个码元针对每个码元周 期(tsym)410定义SDA信号导线218和SCL信号导线216的信令状态。在一个示例中，用于驱动 信号导线216、218的推挽式驱动器214a、214b可使用20MHz码元时钟来支持50ns历时的码元 周期410。可被标示为{3,1}的二码元序列在连贯码元序列402与404之间的时段414中传送 以提供开始状况418。对于结果所得的14码元传输（12码元有效载荷以及开始状况416、418 或420)，第一传输406的开始与第二传输408的开始之间的最小流逝时间412可如下计算：
[0063] tword= 14 X tsym=700nS〇
[0064] 由此，可每700ns传送20比特，从而产生约28.6Mbps的原始比特率，其中有效比特 率约为22.86Mbps，因为在每个12码元字(word) 406、408中传送16个数据比特。
[0065] 图5是解说可根据本文所公开的某些方面来配置的发射机500和接收机520的示例 的框图。对于CCIe操作，发射机500可以将数据510转码成三进制(基数3)转变数512,该三进 制转变数被用于选择用于在SCL 216和SDA 218信号导线上传输的码元。在所描绘的示例 中，输入数据510的每个数据元素（亦称为数据字）可以具有19或20比特。转码器502可接收 输入数据510并产生每个数据元素的三进制数序列512。三进制数512可被编码在2个比特 中，并且每个三进制序列512中可以有12个三进制数。编码器504产生通过线驱动器506传送 的2比特码元流514。在所描绘的示例中，线驱动器506包括开漏输出晶体管508。然而，在其 他示例中，线驱动器506可以使用推挽式驱动器(诸如图2中的驱动器214a、214b)来驱动SCL 216和SDA 218信号导线。在2比特码元输出流514中的连贯码元之间在SCL信号导线216和 SDA信号导线218中的至少一者的状态中提供转变。编码器504可通过确保连贯码元对不包 括两个相同码元来提供连贯码元514之间的转变。至少一根导线216和/或218中的状态转变 可用性准许接收电路520从数据码元流514中提取接收时钟538。
[0066] 在CCIe系统中，接收机520可包括时钟和数据恢复电路(CDR)528或与其协作。接收 机520可包括向⑶R 528提供原始2比特码元流536的线接口电路526。⑶R 528从原始码元 536中提取接收时钟538并向接收机520的其他电路524和522提供具有接收时钟538的2比特 码元流534。在一些示例中，⑶R 528可以产生多个时钟538。解码器524可使用接收时钟538 来将码元流534解码成12个三进制数的序列532。三进制数532可使用2个比特来编码。转码 器522随后可将12个三进制数的每个序列532转换成19比特或20比特输出数据元素530。 [0067]图6是解说可由编码器504用于产生用于在CCIe总线230上传输的具有嵌入式时钟 信息的码元序列514的编码方案600的图示。编码方案600还可由解码器524用于从接收自 CCIe总线230的码元中提取三进制转变数。在CCIe编码方案600中，CCIe总线230的两根导线 216、218准许定义4个基本码元5:{0，1，2,3}。码元序列514、534中的任何两个连贯码元具有 不同状态，并且码元序列{〇,〇}、{1，1}、{2,2}和{3,3}是连贯码元的无效组合。相应地，在每 个码元边界处仅3个有效码元转变可用，其中码元边界由传送时钟确定并且表示第一码元 (先前码元Ps) 622终止且第二码元(当前码元Cs) 624开始的点。
[0068]根据本文所公开的某些方面，针对每个Ps码元622,这三个可用转变被指派转变数 (T^set3T 626的值可以由三进制数表示。在一个示例中，转变数626的值通过指派用于编码 方案的码元排序圆602来确定。码元排序圆602为4个可能码元分配圆602上的位置604a-604d以及位置604a-604d之间的旋转方向606。在所描绘的示例中，旋转方向606为顺时针。 转变数626可以表示有效的当前码元624与前一紧邻码元622