之间的间隔。间隔可被定义为 从先前码元622到达当前码元Cs 624所需要的在码元排序圆602上沿旋转方向606的步数。 步数可被表达为一位基数为3的数字。将领会，码元之间的三步差异可被表示为0? 3。图6中 的表620概述了采用这种办法的编码方案。
[0069]在发射机500处，在给定先前生成的码元622和用作转变数626的输入三进制数的 知识的情况下，表620可被用于查找要被传送的当前码元624。在接收机520处，表620可被用 作查找表以确定表示先前接收的码元622与当前接收的码元624之间的转变的转变数626。 转变数626可作为三进制数来输出。
[0070] 继续参照图4-6,多个数据比特510可被编码在用于在串行总线230上在单个传输 区间406、408中传输的码元序列514中。在一个示例中，20比特数据510可被编码在之前有二 码元开始状况416的12码元序列514、402、404中。每个传输402、404的有效载荷的内容可由 CCIe协议确定/控制，这可以定义用于确保在串行总线230上进行可靠通信的传输类型和控 制机制。
[0071] 图7是CCIe协议700的某些方面的简化解说。被编码在传输402、404中的20比特元 素可被标识为包括控制信息或数据。被编码在12码元传输402、404中的这20个比特中的第 一个被传送的比特(b 19)716可在传送控制信息704时被设置成二进制' Γ，以及在12码元传 输402、404中传送经编码用户数据710、712、714时被设置成二进制'0'。控制信息可包括命 令、状态、寄存器内容和/或设置、以及用于控制并排序设备之间的通信的其他信息。术语用 户数据可以指基于应用或上下文所定义的信息的16比特字段724。可定义不同类型的数据 字710、712、714,并且这些数据字710、712、714可包括将从先前标识的从节点中的先前标识 的存储器地址读取或向其写入的信息，诸如从地址或标识符720、地址或地址的一部分722、 或应用数据724。
[0072]在图7中所解说的简化示例700中，CCIe串行总线230上的主设备220可通过在一个 或多个传输中发送从标识符710、在一个或多个地址传输712中发送在一个或多个地址字 712a、712b、…712m中传送的标识将读取或写入的位置的地址来执行来自或去往从节点 202、222a-222n的读或写操作，并且读/写用户或应用数据可在一个或多个用户数据传输字 714a、714b、…714η 中传送。
[0073] 在一些实例中，从ID字710包括16比特节点标识符720。在从ID 720之后传送的2比 特字段726可被设置成二进制'11'（十进制'3'）。可提供附加的协议定义(P)比特718a以支 持错误检测或其他协议相关功能。在一个示例中，P比特718a可以是当前字的奇偶校验比特 或另一检错值。在另一示例中，字序列中的P比特718a可被用于该字序列的检错和/或纠错。 [0074] 在一些实例中，每个地址字712包括16比特地址值、2比特控制码728、以及附加的 协议定义(P)比特718b。多个地址字712a、712b、…712m可顺序地传送。在表1中提供了控制 码728比特设置的示例。在所解说的示例中，控制码728可被设置成'00'以指示将在当前地 址字712a、712b之后传送的另一地址字712b、"_712m。控制码728可被设置成'01'以指示数 据字将作为下一个数据字714a传送。控制码728可被设置成'10'以指示数据字将作为下一 个数据字714a在CCIe串行总线230上被读取。控制码728可被设置成'11'以指示接着是用于 定义将在突发模式中读取的字的数目的"读规范"字712bv712m。
[0076] 表1:地址字控制
[0077]在一些实例中，每个用户数据字714包括16比特数据值724、2比特控制码730、以及 附加的协议定义(P)比特718c。多个用户数据字714a、714b、…714η可顺序地传送。在表2中 提供了与写数据相关的控制码730的比特设置的示例。在表3中提供了与读数据相关的控制 码730的比特设置的示例，并且在表4中提供了与突发读数据相关的控制码730的比特设置 的示例。
[0079]~表2:写数据字控制
[0080]多个写数据字可顺序地发送。在表2中，控制码730的值提供了写下一用户数据字 714b、…714η的偏移值。例如，范围从二进制' 00 '到二进制' 10 '的值指示另一写数据字 714b、…714η将在当前位置偏移控制码730的值处被写入。控制码730被设置成二进制'11' 指示当前写数据字714a、714b、…714η是将被写入的最后一个数据724。预期的下一个字可 以是用于发起新事务的从ID字710,或例如可导致串行总线230上主设备的改变、导致串行 总线230进入不活跃状态、发起串行总线230的操作模式的改变(例如，至I2C模式）、或导致 某种其他活动、改变或事件的控制字704(诸如"退出"码字）。
[0082]表3:读数据字控制
[0083]表3涉及其中仅传送一个读数据字714的单个数据字714读取(参见表1中的Rl)。控 制码730可被用于确定是否在下一个数据字714中传送CRC。例如，控制码730可在没有CRC字 714将在当前数据字714之后被传送的情况下被设置成二进制'11'、以及将在当前数据字 714之后传送CRC字714的情况下被设置成'00'。
[0085]表4:突发读数据控制
[0086]表4涉及对多个数据字714的突发模式读取(参见表1中的RB)。地址字712的控制码 728可指示"读规范"字跟随在地址字712之后。"读规范"字可包括16比特字段，由此t =第一 个被传送的比特(b18)在将读取无限数目的比特时被设置成二进制' Γ、以及在其余15个比 特(b17-b3)指定将传送的数据字714的数目时被设置成'0'。在RB模式中传送的读数据字714 可包括16比特读数据值724、2比特控制码730、以及附加的协议定义(P)比特718c。读数据字 的控制码730可被设置成'11'以指示当前读数据字714a、714b、…714η是最后一个读数据字 714、以及被设置成二进制'00'以指示当前读数据字714a、714b、…714η不是最后一个读数 据字714。
[0087] 协议可以禁止从节点发送超过由"读规范"字所指定的数据字714(不包括CRC字）。 协议可以指定从节点发送至少一个读字714(不包括CRC字）。从节点可以在传送由"读规范" 字所指定的字数目之前结束读取传输。
[0088] 图8解说了可根据本文所公开的一个或多个方面来使用的CDR电路800的一个示 例，并且图9示出了由CDR电路800生成的某些信号的定时的示例。CDR电路800可在CCIe传输 方案中使用，其中时钟信息被嵌入在CCIe总线230上传送的码元序列中。在一个示例中，CDR 电路800可被纳入到图5中所解说的接收机520的⑶R 528中。CDR电路800可包括延迟元件 808a、812和826,其可包括一个或多个模拟延迟元件。延迟元件808a、812和826可被配置成 使接收自CCIe总线230的码元902、910、912的建立时间最大化。在该示例中，CDR电路800包 括比较器804、置位-复位锁存器806、包括第一延迟元件808a的单稳元件808、第二模拟延迟 元件812、第三模拟延迟元件826、以及电平锁存器810。比较器804可以将包括码元流902、 910、912的2比特输入信号（SI信号）820与作为SI信号820的电平锁存实例的信号（S信号） 822作比较。该比较器输出比较(NE)信号814。置位-复位锁存器806可以从比较器804接收NE 信号814并输出比较信号814的经滤波版本(NEFLT信号816)。单稳元件808中的第一模拟延 迟设备808a可以接收NEFLT信号816并输出作为NEFLT信号816的经延迟版本的NEDEL信号 828。在操作中，单稳元件808的逻辑接收NEFLT信号816和经延迟NEDEL信号828并输出包括 由NEFLT信号816触发的脉冲的NE1SH0T信号824。
[0089] 第二模拟延迟设备812接收NE1SH0T信号824并输出IRXCLK信号818。在一些实例 中，输出时钟信号830可使用例如第三模拟延迟元件826从IRXCLK信号818导出。输出时钟信 号830可被用于解码S信号822中的锁存码元。置位-复位锁存器806可基于IRXCLK信号818的 状态来被复位。电平锁存器810接收SI信号820并输出电平锁存S信号822，其中电平锁存器 810由IRXCLK信号818启用。
[0090] 在操作中，转变904在当前码元(S〇)902与下一码元(S1)WO之间发生。SI信号820的 状态开始从对应于当前码元902的状态改变成对应于下一码元（SO910的状态。最初，SI信 号820的状态可以由于发生可在从当前码元So 902到下一码元S1 910的转变904之时和/或 之后发生的中间或不确定状态而不同于S1信号910的状态。中间状态可能由于导线间偏斜、 信号过冲、信号欠冲、串话等而发生。在SI信号820的转变期间，S信号822提供当前码元902 的经延迟表示。NE信号814在比较器804检测到SI信号820和S信号822之间的不同值时转变 为高，从而使得置位-复位锁存器806被异步地置位。相应地，NEFLT信号816转变为高，并且 该高状态被维持直到置位-复位锁存器806因 IRXCLK 818转变成高状态而被复位。IRXCLK信 号818在对NEFLT信号816的上升的经延迟响应中转变成高状态，并且该延迟可至少部分地 归因于延迟元件812的操作。
[0091] SI信号820上的中间状态可被视为无效数据并可在SI信号反映当前码元So 902的 值时包括较短时段，从而导致（由比较器804输出的）NE信号814返回到低状态达短时间段。 相应地，尖峰或转变938可在NE信号814中发生。尖峰938不影响由置位-复位锁存器806输出 的NEFLT信号816,因为置位-复位锁存器806保持被置位并有效地从NEFLT信号816中阻挡 和/或滤除了NE信号814上的尖峰938。
[0092] 在NEFLT信号816的上升沿之后，单稳电路808输出NE1SH0T信号824中的高状态。在 NE1SH0T信号824回到低状态之前，单稳电路808将NE1SH0T信号824保持在高状态长达延迟P 时段916 JE1SH0T信号824上的结果所得脉冲906在由模拟延迟S元件812导致的延迟S时段 918之后传播到IRXCLK信号818。IRXCLK信号818的高状态将置位-复位锁存器806复位，并且 NEFLT信号816转变为低。IRXCLK信号818的高状态还启用电平锁存器810,并且输出SI信号 820的值作为S信号822。
[0093] 比较器804检测S信号822何时对应于下一码元910的值。此时，S信号822匹配SI信 号820,并且比较器804的输出将NE信号814驱动到低。NE1SH0T信号824上的脉冲906的后沿 在由模拟延迟S元件812导致的延迟S时段918之后传播到IRXCLK信号818。该序列对于进一 步的码元(S2)912重复。
[0094] 在一个示例中，输出时钟信号830被第三模拟延迟元件826延迟达延迟R时段920。 在一些实例中，输出时钟信号830和S信号822(数据)可被提供给解码器424或其他电路。解 码器424可以使用输出时钟信号830或其衍生信号来对S信号822上的码元进行采样。
[0095] 在所解说的示例中，各种延迟922&、92213、922〇、922(1可归因于各种电路的切换时 间、和/或归因于与链路(可包括导线、导电迹线、连接器等)相关联的上升时间。为了提供由 解码器424捕捉的码元的足够建立时间，码元循环周期tSYM的定时约束可以如下定义：
[0096] tdNE+tdNEFLT+tdlS+延迟S+延迟p+max ( tHD，tREC-tdNE )〈tSYM
[0097] 且建立时间tsu的定时约束可以如下：
[0098] 最大偏斜规范+tsu〈tdNE+tdlS+延迟S
[0099] 其中：
[0100] tsym:-个码元循环周期，
[0101] tsu:以IRXCLK 818的上升(前)沿为参照的电平锁存器810的SI 820建立时间，
[0102] tHD:以IRXCLK 818的下降（后)沿为参照的电平锁存器810的SI