820保持时间， [0103] tdNE:比较器804的传播延迟，
[0104] tdRST:从IRXCLK 818的上升(前)沿起的置位-复位锁存器806的复位时间。
[0105] CDR电路800可采用模拟延迟电路808a、812和826以确保接收机520可在不使用高 频自由运转系统时钟的情况下解码CCIe编码码元。相应地，CCIe从设备202 (参见图2)可被 适配成在对CCIe读命令作出响应时使用传送时钟228作为系统时钟、以及在休眠或接收数 据时使用由CDR 528生成的接收时钟538(参见图5)作为系统时钟。在一个示例中，传送时钟 228可以是具有IOMHz频率的双倍数据率(DDR)时钟。在另一个示例中，传送时钟可以是具有 20MHz频率的单倍数据率(SDR)时钟。
[0106] 在一些实例中，可提供一个或多个内部生成的传送时钟228(参见图2的时钟生成 器电路208)或⑶R电路800的建立时间。从设备202可通过操纵信令来展宽CCIe总线230上的 开始状况直至传送时钟(TXCLK)228在已接收到CCIe读请求之后已稳定。展宽的开始状况可 在由从设备202传送第一 CCIe读字之前、由从设备202接收到最后一个地址字之后（在CCIe 总线230的周转期间）发生。这种展宽不会损害CCIe总线系统的操作或同步。附加地或替换 地，CCIe主设备220可在CCIe从设备202需要一些附加时钟循环来处理新写入数据的情况下 传送虚设CCIe写命令。
[0107] 在某些低功率应用中，从设备202可仅在CCIe读操作期间开启传送时钟228。从设 备202可在低功率操作时段期间使用由CDR电路528恢复的接收时钟（参见图5)来维持与串 行总线的同步和/或控制由从设备202执行的某些操作。
[0108] CCIe主设备220还可进入低功率操作模式，并且可导致CCIe总线230进入空闲和/ 或睡眠时段。根据本文所公开的某些方面，CCIe主设备220可在低功率、空闲和/或睡眠时段 期间提供较低频率的"心跳时钟"。该心跳时钟可以使从设备202、222a-222n能够维持与串 行总线230和/或附连至串行总线230的其他设备202、220、222a-222n的同步。该心跳时钟可 在低功率、空闲和/或睡眠时段期间由从设备202、222a-222n用于控制某些活动。
[0109] 参照图7和10-12,根据本文所公开的某些方面定义的控制字704可被用于提供心 跳时钟1000(参见图10)。心跳时钟1000可提供具有相对较短的历时1006的脉冲1002a、 1002b、1002c、1002d，这些脉冲被相对较大的时间段1004分隔开。在一个示例中，脉冲 1002a、1002b、1002c、1002d可用2x50ns = IOOns的二码元历时来定义，并且这些脉冲可相隔 30微秒（30ys)，由此提供具有33.33kHz频率的心跳时钟。在该示例中，CCIe从设备202、 222a-222n可以使用从心跳字中提取的33.33kHz时钟以用于各种待机操作。
[0110] 图11解说了可遵循CCIe协议并以使得CCIe从设备202、222a-222n能够生成心跳时 钟(包括图10中解说的心跳时钟1000)的方式来传送的控制字1116的示例1100。在一个示例 中，控制字1116可被表达为十六进制数0x81BEE，这产生了被映射到12个转变数的集合1114 的比特码型1112,集合1114可用开始状况值封装以产生14个转变数的集合1124,集合1124 被计算以产生在码元流1122中提供的12码元序列1128。如时序图1120中所解说的，12码元 序列1128的每隔一个码元1130具有值'3'，这导致SDA信号导线218和SCL信号导线216两者 上的高电压电平。在该示例中，在SDA信号导线218和SCL信号导线216两者皆处于高状态时， 最小电流可在SDA信号导线218和SCL信号导线216中流动。码元值'3'可使与串行总线230相 关联的功耗最小化。12码元序列1122还包括具有值' Γ或' 2 '的码元1132、1134，其导致SDA 信号导线218或SCL信号导线216被驱动为低，而SDA信号导线218或SCL信号导线216中的另 一者保持为高。在每个12码元传输1128中，一个码元1134可具有值' 2 '，而其余码元1132具 有值'1'。作为结果，心跳控制字1116在每次传送控制字1116时在SDA信号导线218上产生6 个脉冲并在SCL信号导线216上产生一个脉冲。在一个示例中，可通过重复传送心跳控制字 1116来在SCL信号导线216上提供1.43MHz时钟。
[0111]图12解说了其中可通过在与图11中解说的12码元序列1122相对应的码元流1202 中的码元群之间引入延迟来提供降低频率的心跳时钟的示例。在该示例中，在传输每个码 元对{1,3} 1210a、1210b、1210c、1210d之后引入延迟以获得在SDA信号导线218和SCL信号导 线216均处于高状态时的码元对{1,3} 1210a、1210b、1210c、1210d中第二码元的扩展码元区 间1208。传输包括码元对{1,3} 1210a、1210b、1210c、1210d的有三码元的码元群在SDA信号 导线218上提供脉冲。
[0112]降低频率的心跳时钟1000可由根据本文所公开的某些方面的装备有⑶R528的低 功率CCIe从设备202、222a-222n(参见图5)用作各种功能元件的时钟源。降低功率的心跳时 钟1000可在其中CCIe总线230是休眠或空闲的时段期间在CCIe总线230上提供。可按 32.768kHz的频率来提供心跳时钟1000同时遵循管控CCIe总线230上的字格式的CCIe协议。 CCIe主设备220可在CCIe总线230上重复传送同一有效字达延长的空闲或休眠时段。休眠或 冬眠从设备202、222a-222n可监视CCIe总线230以发现由CCIe主设备220传送的启动序列。 该启动序列可包括通过在SCL信号216被维持在高状态时驱动SDA信号218为低达最小时间 段来生成的开始状况416的传输(参见图4)。在所描绘的示例中，心跳时钟1000可在SDA信号 导线218上提供脉冲达小于苏醒所需要的最小时间段。以此方式，作为传送有效CCIe字的结 果来提供心跳时钟1000,同时防止非预期苏醒信令。
[0113] 从设备202、222a-222n中的苏醒检测电路系统可被配置成在SDA信号218被拉低达 最小预定时间段时发起苏醒。在本文所描述的示例中，心跳周期被配置成3〇ys，并且用于苏 醒的最小时段可被定义为大于在接收心跳时钟1000期间的SDA信号218的半个循环时间 (即，大于15ys)的时间。因此，心跳信号1000不会导致从设备202、222a-222n苏醒。休眠从设 备202、222a-222n中的接收机520可在外部时钟源和系统时钟被禁用或以其他方式不可用 时使用恢复出的接收时钟1126、1206。
[0114] 如本文所公开的，心跳时钟1000可通过编码被映射到期望的转变数序列的CCIe控 制字704来生成。在图11和12所描绘的示例中，CCIe控制字704具有映射到被表示为三进制 数'2222_2222_2220'的转变数序列的十六进制值0x81BEE。可以使用其他控制字704。在一 个其他示例中，可从具有十六进制值0x81BR)的CCIe控制字704生成心跳时钟。
[0115] 图13包括解说检测CCIe同步/心跳字1116以执行〇：16从设备202、222&-22211的同 步(SYNC)的方法的状态图1300。在一些实例中，休眠 CCIe从设备202、222a-222n和/或已重 置的CCIe从设备202、222a-222n可丢失与CCIe总线230的同步。未同步CCIe从设备202、 222a-222n可在CCIe总线处于空闲操作模式时尝试重新获取同步。在一些实例中，可选择同 步/心跳字1116以在未同步CCIe从设备202、222a-222n的接收机中产生转变数1124的唯一 性码型。未同步CCIe从设备202、222a-222n可被配置成识别与同步/心跳字1116相对应的转 变数1124的唯一性码型。
[0116] 在操作中，根据状态图1300来控制的状态机由从心跳时钟1000生成的接收时钟 1126进行时钟控制。每个状态转变可对应于心跳时钟1000中的时钟脉冲。该状态机可由硬 件重置1302初始化，但进入同步过程可由主设备220发起的苏醒1304来发起。该状态机最初 可处于第一状态，其可以是空闲状态1306。在空闲状态1306中，该状态机可监视从串行总线 230解码的转变数。该状态机可被配置成检测接收自串行总线230的转变数序列中存在重复 转变数1136之一。在图11所描绘的示例中，该状态机可前进至第二状态1308，从而将码元计 数器(S)设置成初始值1。该状态机保持在第二状态1308直至已连贯接收到预定义数目的重 复转变数1136、或接收到除了重复转变数1136之外的转变数。如果接收到不同转变数，则该 状态机可返回空闲状态1306。如果已连贯接收到预定义数目的重复转变数1136,则该状态 机可确定串行总线230可能正携带同步/心跳字1116,并且该状态机可前进至第三状态1310 以等待被连贯接收的重复转变数1136的其余数。如果接收到不同转变数，则该状态机可返 回空闲状态1306。如果连贯接收到重复转变数1136的其余数，则该状态机可确定（1312)下 一个接收到的转变数是否对应于同步转变数1124中的最后一个转变数1138 (此处，为' 0 '）。 如果该状态机确定此类对应，则该状态机可进入同步状态1312,然后返回同步操作模式中 的空闲状态1306。否则，该状态机可返回非同步操作模式中的空闲状态1306。
[0117] 可选择CCIe同步/心跳字1116以提供原本不会在合法CCIe字中发生的唯一性码元 和/或转变序列。在一些实例中，该唯一性码元和/或转变序列可在连贯传送的两个不同码 元序列的各部分组合起来模仿该唯一性码元和/或转变序列时发生。图14解说了可模仿与 CCIe同步/心跳字1116相关联的唯一性转变序列1124的传输组合1400的示例。在该示例中， 心跳时钟1000可从映射到被表示为三进制数（' 2222_2222_2220 '）1114的转变数序列1124 的CCIe控制字1116生成。可通过传输由第一CCIe字1402之后的虚设码元1408、以及开始序 列1410分隔开的一对顺序合法CCIe字1402和1404来模仿三进制数1114。该码元组合可能使 状态机不正确地确定已接收到CCIe同步/心跳字1116。具体而言，在传输第二CCIe字1404期 间的点1406处，执行状态图1300的状态机可能在尚未获得同步的情况下不正确地进入同步 操作模式。
[0118] 图15是解说检测CCIe同步/心跳字1116而不对可模仿唯一性转变序列1124(如图 11的示例中所解说的）的传输组合1400作出响应的方法的状态图1500。图15的状态图1500 与图13的状态图1300之间的差异包括使用NEEDSYNC(需要同步）标志。例如，根据状态图 1500操作的状态机可保持在空闲状态1506,除非"NEEDSYNC"标志被置位(参见条件1502)。 NEEDSYNC标志可在硬件重置1502之后或在接收到的字中检测到错误之后被置位。该错误可 由协议错误、或其他失步状况导致，其可通过无效的开始序列、失败的奇偶校验、检错常数 检查、冗余检查、和/或无效地址或命令字段值来检测。
[0119] 在本公开的一个或多个方面，心跳信号1000(包括可被用于同步从设备202、222a-222η中的一个或多个从设备的心跳信号）可仅在CCIe总线230上传送的CCIe帧700(参见图 7)之间发送。根据某些方面，CCIe帧700以标识从设备202、222a-222n的从ID(SID)字710开 始。CCIe帧700可包括用于读或写的一个或多个数据字714 &、71仙、-_71411。帧边界可被定义 为SID 710之前的开始716和最后一个数据字714a、714b、…714η的结束。例如，同步或心跳 码元1116可在最后一个数据写/读数据字714a、714b、…714η之后且在下一个SID字710之前 传送。从设备202、222a-222n可在从设备202、222a-222n失去同步之后使用同步或心跳码元 中的同步信息来寻找下一个帧边界。
[0120]图16是解说采用可被配置成执行本文所公开的一个或多个功能的处理电路1602 的装置的硬件实现的简化示例的概念图1600。例如，