专利名称：电气/电子电路设备的制作方法
技术领域：
本发明涉及一个电气/电子电路，它优选地用于一个集成电路设备例如LSI(大规模集成电路)，并且能够有效地防止调换电气/电子产品中的硬件，防止对软件产品或者类似产品的不合法修改或者重复使用。
所以，根据传统的技术，在产品外壳上采用了特殊的螺丝，或者提供了具有软件智能特性的措施来防止调换电气/电子产品中的硬件，或者修改或者重复使用软件。
在一定的程度上，这些设备是能够有效地防止调换电气/电子产品中的硬件，或者修改或者重复使用软件，但是其效果还不够。
本发明的另一个目的是提供一个电气/电子电路设备，它能够防止在该领域内的第二次使用，一旦用户已经使用了这个产品。
在根据本发明的电气/电子电路设备中，一个逻辑输出设置电路的一个逻辑输出被根据施加到一个特定端子上的一个电压而被不可逆转地固定到一个规定逻辑输出上。
使用逻辑输出设置电路的固定逻辑输出可以允许对被连接到逻辑输出设置电路的输出侧的一个逻辑部件进行的操作被固定。
这里，逻辑输出设置电路可能具有一个(电路)断开部件，它能够根据被施加到一个特定端子上的一个电压而被不可逆转地断开连接。
在这个情形下，在这个特定端子和这个断开部件之间提供了一个提升电路，以使如果被施加到这个特定端子上的一个电压相对比较低，该提升电路的输出也可以容易地断开这个断开部件的连接。
所希望的是，这个提升电路是被一个加电复位电路进行驱动，而在一个电压被施加到这个特定端子上后的一个规定时间内，提升电路被设置到一个操作状态，因为提升电路的功率消耗可以限制在一个规定时间内。
如果对检测到这个断开部件的断开作出响应，这个提升电路被连接到一个功率消耗限制电路，以降低或者避免提升电路的功率消耗，电气/电子电路设备的功率消耗在这个断开部件被断开后可以被降低。
在一个电压被施加到这个特定端子上后，在提升电路被加电复位电路设置到一个操作状态经过一个规定时间后，这个断开部件被提升电路的输出所断开。对检测到这个断开部件的断开作出响应，这个提升电路被连接到一个功率消耗限制电路，该功率限制电路能够降低或者避免提升电路的功率消耗，以使在断开部件被断开连接后，在一个正常状态下，提升电路所消耗的功率可以被降低或者消除。
当使用一个集成电路来形成这个电气/电子电路设备时，可以使用一个硅互联图案来集成形成这个断开部件。
如果这个特定端子是这个电气/电子电路设备的一个电源输入端子，并且这个用户是第一次使用这个电气/电子电路设备，逻辑输出设置电路的逻辑输出将被固定。
根据本发明的一个电气/电子电路设备包括一个逻辑输出设置电路和一个电可写和可擦除保存设备，当一个电压被施加到一个特定外部端子上时，这个逻辑输出设置电路的一个逻辑输出被不可逆转地固定到一个规定逻辑输出上，而这个电可写和可擦除保存设备被连接到这个逻辑输出设置电路的输出侧。
根据本发明，通过这个逻辑输出设置电路的逻辑输出，可以定义这个电可写和可擦除保存设备的操作。
更具体地说，用于读/写控制的一个外部端予被连接到这个保存设备的读/写控制输入，在一个电压被施加到这个特定外部端子上以前，可以通过使用用于读/写控制的这个外部端子来控制从这个保存设备的读/到这个保存设备的写。结果，可以使用这样的设备，以使在这个逻辑输出设置电路被固定到一个规定的逻辑输出以前，如所希望的来执行对这个保存设备的写/擦除，而在这个逻辑输出设置电路被固定到一个规定的逻辑输出以后，就去使能写/擦除。
替代地，这个保存设备的读/写控制输入可以被连接到用于读/写控制的一个内部端子，在一个电压被施加到这个特定外部端子上以前，可以通过使用用于读/写控制的这个内部端子来控制从这个保存设备的读/到这个保存设备的写。结果，例如，可以在这个电气/电子电路设备的制造者方执行所需要的、很多次数的重新使用(写/擦除)。
更具体地说，当一个电压被实际上施加到这个特定外部端子上时，可以通过这个逻辑输出设置电路被固定的一个规定逻辑输出，可以使这个保存设备仅被用作一个只读存储器。
这个逻辑输出设置电路包括一个断开部件，这个断开部件可以根据被施加到这个特定外部端子上的一个电压而被不可逆转地断开连接。
另外，在这个情形下，在这个特定的外部端子和这个断开部件之间提供了一个提升电路，以使这个断开部件可以被该提升电路的一个相对较高的电压输出很容易地断开连接，甚至被施加到这个特定外部端子上的这个电压相对较低。
所希望的是，这个提升电路是被一个加电复位电路进行驱动，而在一个电压被施加到这个特定外部端子上后的一个规定时间内，提升电路被设置到一个操作状态，因为提升电路的功率消耗可以限制在一个规定时间内。
如果对检测到这个断开部件的断开作出响应，这个提升电路被连接到一个功率消耗限制电路，以降低或者避免提升电路的功率消耗，电气/电子电路设备的功率消耗在这个断开部件被断开后可以被降低。
在一个电压被施加到这个特定外部端子上后，提升电路被加电复位电路设置到一个操作状态经过一规定时间后，这个断开部件被提升电路的输出所断开。对检测到这个断开部件的断开作出响应，这个提升电路被连接到一个功率消耗限制电路，该功率限制电路能够降低或者避免提升电路的功率消耗，以使在断开部件被断开连接后，在一个正常状态下，提升电路所消耗的功率可以被降低或者消除。
如果使用一个集成电路来形成这个电气/电子电路设备，可以使用一个硅互联图案来形成这个断开部件。
这个特定外部端子是这个电气/电子电路设备的一个电源输入端子，以使一旦这个用户已经使用了这个电气/电子电路设备，逻辑输出设置电路的逻辑输出将被固定，并且在这个领域内不能够被第二次使用。
进一步，根据本发明的这个电气/电子电路设备可以被形成通过向这个特定的端子提供一个电流而不是一个电压，来将这个逻辑输出设置电路的逻辑输出不可逆转地固定到一个规定逻辑输出。
类似地，根据本发明的这个电气/电子电路设备可以被形成通过向这个特定的外部端子提供一个电流而不是一个电压，来将这个逻辑输出设置电路的逻辑输出固定到一个规定逻辑输出，根据本发明的这个电气/电子电路设备也可以包括被连接到这个逻辑输出设置电路的输出侧的一个电可写和可擦除保存设备。
当参考附图，从下面的描述中可以更清楚本发明的上面这些和其他的目的，特征和优点，在附图中，通过示例显示了本发明的一个优选实施方式。
图4是显示了本发明的另一个实施方式的结构的一个电路框图；图5是显示了本发明的另一个实施方式的结构的一个电路框图；图6是显示了一个虚拟集成电路的一个示例结构的一个电路框图，以用于显示其操作；图7是显示一个集成电路的结构的一个电路框图，在一个保险丝被断开以前，这个集成电路允许一个保存设备被一个外部端子写入；图8是显示如图7中所显示的一个乘法器的结构的一个电路图；图9是显示图8中所显示的乘法器的操作的一个真值表；
图10是显示一个集成电路的结构的一个电路框图，这个集成电路的目的是通过使用一个加电后进行复位的电路来在一个保险丝被断开后，节省功率消耗；图11是显示一个加电进行复位的电路的一个示例结构的一个电路图；图12是用于显示如图10中所显示的集成电路的工作的一个时序图；图13是显示另一个加电进行复位的电路的结构的一个电路图；图14是显示另一个集成电路的结构的一个电路框图，这个集成电路的目的是在一个保险丝被断开后，节省功率消耗；图15是显示根据如图10和14中所显示的电路的一个组合而构成的一个集成电路的结构的一个电路框图。
图1显示了一个集成电路(IC)10，例如一个LSI的结构，在这个集成电路中应用了根据本发明一个实施方式的一个电气/电子电路设备。这个集成电路10包括基本上是用被保存在一个塑料包装12中的一个硅晶片所形成的一个IC芯片14。
在这个IC芯片14上，有被集成的部件，这些部件包括用作用于将一个被提供的电压提升到一个所希望的、更高的电压的一个提升电路的一个提高整流器电路(以后被称作“SUR电路”)16，作为一个断开部件并且被串联到这个SUR电路16的一个保险丝18，串联到这个保险丝18的一个缓冲器20，和其电阻值为R(R＝100欧姆)并且被连接在保险丝18与缓冲器20的公共接点和地之间的一个电阻21。
在这个集成电路10中，保险丝18，电阻21，和缓冲器20形成了一个逻辑输出设置电路34。
注意，在下面的描述中，为了便于理解，SUR电路16和缓冲器20中每一个的输入阻抗(输入电阻)是无限大，并且输出阻抗(输出电阻)是零。
上面所描述的SUR电路基本上与一个开关整流器的结构相应，这个开关整流器包括一个振荡器，被连接到这个振荡器的一个变压器，连接到这个变压器来输出一个DC电流的一个平滑电路，和用于将这个平滑电路的输出返回到这个振荡器以调节振荡强度的一个反馈电路。
这个SUR电路16具有连接到作为一个端子的一个焊接盘(以后简单地称作“盘”或者“端子”)22的一个输入端子。盘22通过一个连接线，例如一个金线或者铝线，被连接到作为一个特定的端子的一个外部电源输入端子24。在这个实施方式中，在外部被施加到外部电源输入端子24的一个电压Vdd(也被称作“电源Vdd”)例如是+3V(Vdd＝+3[V])。
在如图1所显示的集成电路10中，SUR电路16的增益被设计成4，并且被施加到一个输入节点的电压Vdd，+3V，被进行提升以在一个输出节点产生+12V的输出。
缓冲器20产生一个低电平L(L＝0[V])作为一个逻辑输出，当一个输入电压是一个零V电压的一个低电平时，并且，当输入电压例如是一个+2.1V或者更高电压的一个高电平时，产生一个高电平H(H＝+3[V])来作为一个逻辑输出。
IC芯片14的地通过作为一个接地端子和一个连接线的一个盘30被连接到一个外部接地端子32。
注意，在下面的描述中，在每一个电路中，在缓冲器20中的地和电压(电源)Vdd和没有被显示的逻辑电路的参考符号基本上被省略，这是为了简单。
根据这个实施方式的集成电路10基本上具有上面所描述的结构。
图2显示了作为一个断开部件的一个特定的示例，保险丝18。保险丝18是线宽很小的一个多晶硅互联图案18p，并且线宽Wf，长度Lf和厚度被决定，以使对通过其的一个预先规定程度的电流或者更高强度的电流作出响应，该保险丝熔断以断开连接(熔化或者断开)。在这个实施方式中，一个熔化电流(也被称作断开电流)“If”被设置为120mA(If＝120[mA])。
在如图1所显示的这个集成电路10中，保险丝18，电阻21，和缓冲器20形成了如上面所描述的逻辑输出设置电路34。作为逻辑输出设置电路34的输出级的缓冲器20的输出端子可以被连接到各种逻辑电路。
在具有这个结构的集成电路10中，当具有电压值为+3V的一个电压Vdd的一个外部DC电源38被连接在作为一个特定端子或者一个特定外部端子的外部电源输入端子24和如图3所显示的外部接地端子32之间时，+3V的电压Vdd通过外部电源输入端子24和端子22(见图1)被施加到SUR电路16的输入端子，并且一个被提升了4倍的电压，即，+12V的一个电压在SUR电路16的输出侧被产生。
这样，通过将被提升电压除以电阻21的电阻值R而获得的一个电流(电流I＝12[V]/100[欧姆]＝120mA＝If)通过保险丝18以烧断。
这个情形下，从施加外部DC电源电压38，Vdd，到烧断保险丝18的短时间内，从缓冲器20输出一个高电平H(H＝+3[V])，但是，一旦保险丝18被烧断以在保险丝18的端子之间的区域形成开路，缓冲器20的输入被固定到地电平，换句话说，通过电阻21被固定到一个低电平。所以，缓冲器20的输出电平被永久地固定在低电平(L＝0[V])，在保险丝18被烧断后。
换句话说，根据这个实施方式的集成电路10具有保险丝18来作为一个断开部件，根据被施加到作为一个特定端子(特定外部端子)的外部电源输入端子24上的电压Vdd，保险丝被不可逆转地烧断。当保险丝18被烧断时，逻辑输出设置电路34的逻辑输出被不可逆转地固定到一个预先规定的逻辑输出，在这个情形下，根据缓冲器20的输出电平，是被固定到低电平L。
如果在这个领域内的用户从制造者或者制造工厂获得了具有这样一个结构的集成电路10，并且在用户侧，一个电流第一次流过集成电路10，换句话说，一旦这个用户使用了这个电路，被连接到缓冲器20的输出侧的一个逻辑电路(没有显示)的逻辑状态就根据形成这个逻辑输出设置电路34的缓冲器20的固定逻辑输出而被物理地固定了。
所以，在具有这样一个结构的集成电路10中，连接到缓冲器20的输出侧的逻辑电路不能够在用户侧被使用，换句话说，禁止这个电路的第二次使用。
联系图1，描述了适合用作一个电气/电子电路设备的集成电路10的示例，但是，本发明不局限于该集成电路10，而是可以用于由离散部件所形成的一个电气/电子电路设备。
在联系图1而进行的描述中，SUR电路16被用于烧断保险丝18，但是如图4中所显示的一个电气/电子电路设备10A的结构，仅通过使用外部DC电源(电压源)38才能够直接烧断保险丝18。另外，如图5中所显示的，可以使用利用一个外部DC电流源39来直接烧断这个保险丝的一个电气/电子电路设备10B。注意，在如图4和5所显示的这个电气/电子电路设备10A和10B中，与在图1中所显示的集成电路10中的部件相应的部件被用相同的参考符号来表示，这是为了简单和容易理解。在图5所显示的这个电气/电子电路设备10B中，可以在外部电源输入端子24和保险丝之间提供一个电流提升电路。
以后，在参考这些图而进行描述的电路或者设备中，与在前面的图中已经描述的那些部件相同的部件被用相同的参考符号来表示，并且不提供其详细的描述。
图6显示了一个虚拟集成电路10C的结构，以用于显示操作。
在这个集成电路10C中，在形成这个半导体芯片14C的逻辑输出设置电路34中的缓冲器20的输出被连接到一个与电路(逻辑乘法电路)40的一个输入节点，并且这个与电路40的另一个输入节点通过一个焊接盘42被连接到一个塑料包装12的外部端子44。这个与电路40的输出被连接到一个读/写使能端口R/W，以作为一个闪存46的读/写控制的输入，闪存46是一个电可写/可擦除保存设备。
闪存46的地址端口，数据端口和其他控制端口通过没有显示的一个地址总线，一个数据总线和一个控制总线，被连接到一个CPU(中央处理单元)和/或者一个DMA(直接存储器访问)IC。
在如图6所显示的这个虚拟集成电路10C中，当一个逻辑电平(高电平)H被提供到闪存46的读/写使能端口R/W时，就使能了对闪存46的写/擦除(这被称作一个写模式)。同时，当一个逻辑电平(低电平)L被提供时，闪存46获得一个读模式，以用作一个只读存储器。
假设缓冲器20的输出电平实际上是一个高电平H，与电路40的一个输入节点就获得一个高电平H，所以一个读/写命令信号R/W通过与电路40的另一个输入节点被提供到包装12C的外部端子44，该信号作为一个命令信号来将闪存46选择为写模式或者读模式。在这个时刻，外部端子44用作一个外部写/读使能端子(用于读/写控制的外部端子)。
如上面所描述的，当电压为Vdd，+3V，的外部DC电源38被连接在外部电源输入端子24和外部接地端子32之间时，这两个端子都用作外部端子，保险丝18被SUR电路16的输出高电压所烧断，并且连接到缓冲器20的输出侧的、与电路40的一个输入节点被不可逆转地固定到一个低电平L，以使连接到与电路40的输出端子的、闪存46的读/写使能端口R/W被固定到读模式。其后，被提供到外部端子44上的、以进行读/写控制的读/写命令信号R/W为无效。
在具有这样一个结构的集成电路10C中，假设在一个电压被施加到作为一个特定外部端子的外部电源输入端子24上以前，缓冲器20的输出实际上被拉到了一个高电平H，被提供到外部端子44上的、以进行读/写控制的读/写命令信号R/W可以被用于控制对闪存46的读/写。但是，一旦这个外部DC电源38被连接到外部电源输入端子24上，保险丝18就被电压Vdd所烧断。当保险丝18被烧断时，逻辑输出设置电路34的逻辑输出就被不可逆转地固定到一个低电平L上，并且将不再对闪存46进行写操作。其后，闪存46仅可以被用作一个只读存储器。
同时，在如图6所显示的虚拟集成电路10C中，一旦外部DC电源38被连接在包装12C的外部电源输入端子24和外部接地端子32之间，将不使能对闪存46的写操作，所以，在一个工厂或者类似的地方对它进行开始写时，必须使用对这个用户不可看见的一个方式来提供一个特殊的写结构。
所以，在被组装到一个包装以前的一个晶片阶段，用于进行探测的一个内部盘可以被提供在连接到与电路40的输出节点的闪存46的读/写使能端口R/W，并且也可以这样提供一个内部盘，以使一个电源仅被提供到闪存46，以执行写控制。但是，如果在一个组装的最后产品阶段，即所谓的半导体包装12，在工厂侧来执行开始的写控制，就可以获得高的成品率。
图7显示了一个集成电路10D的结构，该集成电路允许通过使用一个外部端子50进行开始写控制来进行读/写控制，即使在使用一个外部端子50进行包装后。
更具体地说，在这个集成电路10D中，基于每个电路有2个接触点的一个半导体开关52被提供在一个半导体芯片14D中的SUR电路16和保险丝18之间，与一个移动的接触点连接的一个公共的接触点52a被连接到保险丝18，一个固定的接触点52b被连接到SUR电路16的输出，并且另一个固定的接触点52c被连接到一个盘22，该盘22被连接到外部电源输入端子24。进一步，用于对开关52的公共接触点52a进行开关控制的一个开关控制端子52d被连接到作为进行读/写控制的一个内部端子，并且盘54和用于对包装12D进行开始读/写控制的外部端子50被线焊接连接在一起。注意，电阻值为100k欧姆的一个下拉电阻56被连接在开关52的开关控制端子52d与盘54的公共连接节点和地之间。
这里，就开关52来说，当一个高电平H被施加到开关控制端子52d，公共接触点52a和固定接触点52c被连接在一起，而当开关控制端子52d为一个低电平L时，公共接触点52a和在SUR电路16的输出侧的固定接触点52b被连接在一起。
在具有这样一个结构的集成电路10D中，如下面将详细描述地，在包装IC芯片14D以前，每一个用作一个内部端子的盘22，30，42和54可以被用于进行开始写，在包装IC芯片14D以后，每一个用作一个外部端子的盘22，32，44和50可以被用于进行开始写。
更具体地说，在工厂或者类似的地方进行开始写的时刻，当一个高电平H被施加到这个外部端子50上以进行开始控制时，一个3V的外部DC电源电压被施加到外部电源输入端子24。这样，开关52的公共接触点52a被立即连接到固定接触点52c这侧，该固定接触点52c没有在SUR电路16的输出侧。
通过外部电源输入端子24，盘22和开关52向保险丝18提供了一个电源电压Vdd，+3V。在这个时刻，通过将电源电压Vdd除以电阻21的电阻值R就产生了流过保险丝18的电流，换句话说，是3V/100欧姆＝30mA。保险丝18的多晶硅图案不能够被30mA的电流所烧断，而是被120mA的电流所烧断，所以，保险丝18不被断开连接，并且值为电源电压Vdd的高电平H被输入到缓冲器20的输入。
这样，在与电路40中的缓冲器20的输出侧被拉到一个高电平H，以使作为闪存46的一个读/写控制输入端口的这个读/写使能端口R/W被提供了一个命令信号R/W的电平，该命令信号R/W被提供到外部端子44以按照其固定的方式进行读写控制。如果，例如，命令信号R/W获得了一个高电平H，就可以对闪存46执行一个写处理过程。
注意，用于进行开始读/写控制的外部端子50是包装12D的一个外部端子，这与集成电路10D的情形类似，但是IC芯片14上仅提供了盘54，而没有在包装12D外面提供用于进行开始读/写控制的外部端子50，而是作为一个所谓的连接选项。结果，用于进行读/写控制的外部端子50对这个用户来说是完全不可见的。在这个情形下，因为盘54用作一个进行开始读/写控制的内部端子，在对IC芯片14进行晶片测试的步骤以前和以后，通过将探针放置到盘54，42，22，30和类似的上，就可以在一个工厂或者类似的地方执行开始写。
图8显示了一个特定的开关52的示例的电路结构。这个开关52具有一个乘法器结构，该乘法器包括传送门61和62，每一个传送门是用具有很小功率消耗的一个CMOS(PMOS+NMOS)晶体管和一个反相器63所形成的。
图9显示了表示如图8中所显示的开关52的工作的一个真值表64。这个表显示了相对一个控制输入D，在输入A和B与一个输出C之间的逻辑关系，其中，将被施加到开关控制端子52d上的一个高电平H或者低电平L控制输入是D，到固定接触点52c上的输入是A，到固定接触点52 b上的输入是B，出现在公共接触点52a上的输出是C。更具体地说，当控制输入D是一个高电平H时，输入A是输出C，而当控制输入D是一个低电平L时，输入B是输出C。
具有这样一个结构的集成电路10D可以被包括到例如在利用一个卡盘(cartridge)类型保存设备的一个便携式游戏机器中的一个卡盘中。在这个情形下，如果一个闪存被用作保存该卡盘中软件的一个存储器，这个闪存的内容可以被避免在用户侧被重新写入以进行第二次使用。注意，在该卡盘类型保存设备中，使用了闪存，而不是一个ROM(只读存储器)，因为软件可以在仅仅是根据需要进行发货以前而被写入，以使被写入特定软件的卡盘的存货可以被最小化，因此改进了销售效率。
图10显示了根据本发明另一个实施方式的一个集成电路10E的结构。这个集成电路10E解决了与如图7所显示的集成电路10D相关的缺点，换句话说，这个缺点是在保险丝18被烧断后，在集成电路10D处于开的状态时，一个电源电压Vdd继续被施加SUR电路16上，并且SUR电路16持续地消耗功率。更具体地说，这个实施方式是解决用一个电池来进行驱动的设备，例如移动设备使用集成电路10D所带来的缺点问题，即，电池的使用减少了工作时间。
如图10中所显示的集成电路10E是仅在通过包装12E上的外部电源输入端子24将外部DC电源38(电源Vdd)打开后的一个预先规定时间内，才使SUR电路16进行工作的一个电路，并且仅作为一个示例，其中在正常使用时，SUR电路16中的功率消耗被节省了。
更具体地说，在集成电路10E中，具有与上面所描述的开关52的结构相同的结构的一个半导体开关66被提供在一个盘22和SUR电路16之间，而用于将一个开关控制信号Pr提供到一个开关控制端子66d的一个加电后复位电路(POR电路)68被提供在开关66的开关控制端子66d和盘22之间。这个POR电路68和开关66形成了一个功率消耗限制电路。
图11显示了POR电路68的一个具体示例。当一个电源电压Vdd通过一个外部电源输入端子24被施加到盘22上时，电荷被逐渐地保存在一个电容72中，例如一个外部连接的电解质电容。一个Schmitt触发器类型的缓冲器73中的一个输入节点达到分别由电阻70和71的电阻值R1和R2的比例所定义的一个中间电压{Vdd*R2/(RI+R1)}所需要的时间为由一个时间常数(这可以是由电容72的电容C所决定的)所决定的一个预先规定时间。
这个Schmitt触发器类型的缓冲器73可以避免开关66发生抖动。
在这个情形下，如图12中的时间顺序所显示的，在这个开关66的开关控制端子66d所产生的是一个开关控制信号Pr，即，在从时刻t0起的一个预先规定时间(也被称作“加电复位时间”)Td后的时刻t1，从一个低电平L转为一个高电平H的一个加电后复位信号。在时刻tO，电源Vdd被施加到外部电源输入端子24。
这里，就开关66来说，在电源Vdd被打开的一个预先规定时间Td内，公共接触点66a和固定接触点66b被开关控制信号Pr连接到一个低电平L，而当开关控制信号Pr达到一个高电平H时，公共接触点66a被切换到接地电平中的固定接触点66c。
在集成电路10E中，直到保险丝18被断开连接的这段时间被设置为比加电后复位时间Td短的一个时间，以使在这个加电后复位时间Td内保险丝18可以被断开连接，并且在加电后复位时间Td后，换句话说，在加电后复位被取消后，SUR电路16的输入节点通过开关66被接地。结果，在加电后复位时间Td被取消后，SUR电路16所消耗的功率可以被停止。
在保险丝18不应被在第一加电后复位时间Td内所流过的电流断开连接的情形下，保险丝18很可能被在第二次或者第三次流过的电流所断开连接。在这样一个情形下，在每一个加电后复位时间Td过去后，在正常工作模式下的SUR电路16的功率消耗可以被停止。
图13显示了另一个POR电路68A的结构。POR电路68A使用了其形式为一个数字电路的一个预先设置向下计数器76。在电源被打开后，计数器76对一个时钟产生器78所产生的时钟脉冲的预先设置数目进行计数，并且然后，产生从一个低电平L上升到一个高电平H(见图12)的一个开关控制信号Pr。如图13所显示的这个POR电路68A需要时钟产生器78，这与图11中所显示的另一个形式的POR电路68不同。但是，操作SUR电路16的时间可以根据时钟脉冲，而进行精确地测量，或者电容C，即，一个大尺寸，外部连接部分，例如一个电解质电容可以被方便地省略。
替代开关66，开关控制信号Pr，它是来自POR电路68或者68A的一个加电后复位信号，可以被直接输入到SUR电路16，以停止SUR电路16的内部电路中的操作(停止功率消耗)。
图14显示了其功率消耗被进一步降低的一个电路的一个示例。在如图14中所显示的这个集成电路10F中，形成一个反馈环的一个反相器80被连接在保险丝18与被保存在一个包装12F中的IC芯片14F中的缓冲器20的公共连接节点和开关66的开关控制端子66d之间。在电源Vdd被打开后和保险丝18被烧断前的这段时间内，电源Vdd通过固定接触点66b和公共接触点66a被提供到SUR电路16的输入节点，并且来自SUR电路16的一个高电压被施加到保险丝18上。
当保险丝18被烧断时，缓冲器20的输入节点，换句话说，反相器80的输入节点通过电阻21的作用而将其电平改变到一个低电平L，而反相器80的输出电平从一个低电平L改变到一个高电平H。反馈环的使用对开关66进行切换，并且在保险丝18被烧断后，SUR电路16的输入节点通过公共接触点66a和固定接触点66c而被固定到接地电平，以使SUR电路16被永久地停止，并且SUR电路16不再有任何功率消耗。这样，反相器80和开关66用作一个功率消耗限制电路，来检测保险丝18的烧断，以降低或者去除SUR电路16的功率消耗。
但是，应注意，在如图14所显示的集成电路10F中，当电源Vdd被打开时，具有相对较低功率消耗的SUR电路16在保险丝18以前被烧断以前进行工作。
实际上，保险丝18不是必须被单次通过的电流烧断，而是可以被第二次或者更后次数流过的电流烧断。图15显示了一个电路，该电路满足条件限制具有相对较低功率消耗的SUR电路16的工作时间，一旦保险丝18已经被烧断，就永久性地禁止电源Vdd被提供到这个SUR电路16。
如图15所显示的集成电路10G包括如图10所显示的POR电路68和集成电路10E和如图14所显示的反相器80。一个或电路82被插入，该或电路82使用POR电路68的输出和反相器80的输出作为2个输入并且其输出被连接到开关66的开关控制端子66d。
在集成电路10G中，在加电后复位时间Td内，即，通过被提供在包装12G上的外部电源输入端子24而打开电源输入Vdd时的一个预先规定时间，在POR电路68的控制下，开关66的固定接触点66b和公共接触点66a被连接，并且SUR电路16的工作与如图10所显示的集成电路10E的工作类似，以向保险丝18提供熔化电流。
一旦保险丝18已经被烧断，当电源Vdd刚被打开后，开关66的公共接触点66a通过形成反馈环的反相器80的高电平输出H被连接到电平为地电平的固定接触点66c，以使SUR电路16不被提供电流。这样，通过如图15所显示的集成电路10G，可以降低功率消耗，并且保险丝18的开始电流通过时间可以被固定。
应理解，本发明不局限于上面描述的实施方式，但是可以使用各种形式而不会偏离本发明的精神和范围。
如前面所描述的，根据本发明，当电压被施加到或者电流被施加到一个电气/电子电路设备的一个特定端子上时，逻辑输出设置电路的逻辑输出被不可逆转地设置到一个预先规定的逻辑输出。所以，可以使用具有一个简单结构的电气/电子电路设备，来在物理上禁止电气/电子产品中的硬件被调换，禁止软件被修改或者被进行第二次使用。
这里，如果这个特定的端子是一个电源输入端子，例如，这个用户在这个领域内使用它的次数为1次，例如被包括在这个电气/电子电路设备中的一个保存设备就可以在这个领域内不被第二次使用。
更具体地说，在产生具有一个保存设备的产品的一个制造者处，可以通过使用根据本发明的一个特殊夹具来对LSI中的一个保存设备，例如闪存，进行程序安装，芯片运输测试，产品测试或者类似的操作，该保存设备包括根据本发明的电气/电子电路设备，例如LSI设备。同时，在被运输到市场上后，可以在物理上禁止预先设想的不合法操作，例如对硬件，例如LSI的调换，对被保存在一个保存设备中的软件的修改，和对软件的第二次使用。根据本发明，这样一个机制可以被包括在一个电气/电子电路设备中。
权利要求
1.一个电气/电子电路设备，包括一个特定的端子(24)；和被连接到所述特定端子的一个逻辑输出设置电路(34)，以设置一个逻辑输出，当一个电压(Vdd)被施加到所述特定端子上时，所述逻辑输出设置电路的一个逻辑输出被不可逆转地固定到一个规定逻辑输出上。
2.如权利要求1的这个电气/电子电路设备，其中所述逻辑输出设置电路包括一个断开部件(18)，它能够根据被施加到所述特定端子上的一个电压而被不可逆转地断开连接。
3.如权利要求2的这个电气/电子电路设备，进一步包括被提供在所述特定端子和所述断开部件之间一个提升电路(16)。
4.如权利要求3的这个电气/电子电路设备，进一步包括加电复位电路(68)，以在一个电压被施加到所述特定端子上后的一规定时间内，所述提升电路被设置到一个操作状态。
5.如权利要求3的这个电气/电子电路设备，其中当所述电压被施加到所述特定端子时，所述断开部件被所述提升电路的输出所断开连接，和对检测到所述断开部件的断开作出响应，所述提升电路被连接到一个功率消耗限制电路(80)，(66)，以能够降低或者避免所述提升电路的功率消耗。
6.如权利要求3的这个电气/电子电路设备，进一步包括加电复位电路(68)，以在一个电压被施加到所述特定端子上后的一规定时间内，所述提升电路被设置到一个操作状态，所述提升电路被所述加电复位电路设置到这个操作状态，所述断开部件被所述提升电路的输出所断开，对检测到所述断开部件的断开作出响应，所述提升电路被连接到一个功率消耗限制电路(80)，(66)，以能够降低或者避免提升电路的功率消耗。
7.如权利要求2到6中任何一个的这个电气/电子电路设备，其中所述电气/电子电路设备是由一个集成电路(10)形成的，和所述断开部件是由一个硅互联图案(18p)来形成的。
8.如权利要求1到7中任何一个的这个电气/电子电路设备，其中所述特定端子是所述电气/电子电路设备的一个电源输入端子(24)。
9.一个电气/电子电路设备，包括一个逻辑输出设置电路(34)，当一个电压(Vdd)被施加到一个特定外部端子(24)上时，这个逻辑输出设置电路的一个逻辑输出被不可逆转地固定到一个规定逻辑输出上，和一个电可写和可擦除保存设备(46)，被连接到这个逻辑输出设置电路的输出侧。
10.如权利要求9的这个电气/电子电路设备，其中用于读/写控制的一个外部端子(44)被连接到所述保存设备的读/写控制输入，和在一个电压被施加到所述特定外部端子上以前，可以通过使用用于读/写控制的所述外部端子来控制从所述保存设备的读/到所述保存设备的写。
11.如权利要求9的这个电气/电子电路设备，其中用于读/写控制的一个内部端子(54)，被连接到所述保存设备的读/写控制输入，和在一个电压被施加到所述特定外部端子上以前，可以通过使用用于读/写控制的所述内部端子来控制从所述保存设备的读/到所述保存设备的写。
12.如权利要求9到11中任何一个的这个电气/电子电路设备，其中当一个电压被实际上施加到所述特定外部端子上时，可以根据所述逻辑输出设置电路(34)被固定的一个规定逻辑输出，可以使所述保存设备仅被用作一个只读存储器。
13.如权利要求9到12中任何一个的这个电气/电子电路设备，其中所述逻辑输出设置电路包括一个断开部件(18)，所述断开部件可以根据被施加到所述特定外部端子上的一个电压而被不可逆转地断开连接。
14.如权利要求13的这个电气/电子电路设备，进一步包括在所述特定的外部端子和所述断开部件之间被提供的一个提升电路(16)。
15.如权利要求14的这个电气/电子电路设备，进一步包括一个加电复位电路(68)，在一个电压被施加到所述特定外部端子上后的一规定时间内，所述加电复位电路将所述提升电路设置到一个操作状态。
16.如权利要求14的这个电气/电子电路设备，其中当一个电压被施加到所述特定外部端子时，所述断开部件被所述提升电路的输出所断开连接，和对检测到所述断开部件的断开作出响应，所述提升电路被连接到一个功率消耗限制电路(80)，(66)，以能够降低或者避免所述提升电路的功率消耗。
17.如权利要求14的这个电气/电子电路设备，进一步包括一个加电复位电路(68)，在一个电压被施加到所述特定外部端子上后的一规定时间内，所述加电复位电路将所述提升电路设置到一个操作状态，所述提升电路(16)被所述加电复位电路设置到一个操作状态，所述断开部件被所述提升电路的输出所断开，对检测到所述断开部件的断开作出响应，所述提升电路被连接到一个功率消耗限制电路(80)，(66)，以能够降低或者避免提升电路的功率消耗。
18.如权利要求13到17中任何一个的这个电气/电子电路设备，其中所述电气/电子电路设备包括一个集成电路，和所述断开部件是由一个硅互联图案(18p)来形成的。
19.如权利要求9到18中任何一个的这个电气/电子电路设备，其中所述特定外部端子(24)是所述电气/电子电路设备的一个电源输入端子。
20.一个电气/电子电路设备，包括一个特定的端子(24)；和被连接到所述特定端子的一个逻辑输出设置电路(34)，以设置一个逻辑输出，当一个电流被施加到所述特定端子上时，所述逻辑输出设置电路的一个逻辑输出被不可逆转地固定到一个规定逻辑输出上。
21.一个电气/电子电路设备，包括一个逻辑输出设置电路，当一个电流被施加到一个特定外部端子上时，这个逻辑输出设置电路的一个逻辑输出被不可逆转地固定到一个规定逻辑输出上，和一个电可写和可擦除保存设备，被连接到所述逻辑输出设置电路的输出侧。
全文摘要
一个电气/电子电路设备,其中提供了一个集成电路,一旦一个电流通过其中后,它就能够禁止在用户侧对一个保存设备进行写入。这个集成电路(10C)具有被用作一个保存设备的一个闪存(46),当一个读/写使能端口(R/W)处于一个高电平时,就可以从这个保存设备中进行读取和对这个保存设备进行写入。当一个电源(Vdd)被施加到一个外部电源输入端子(24)上时,在一个提升整流器电路(16)的输出进行设置一段时间后,具有一个多晶硅互联图案的一个保险丝(18)被熔化。在这个保险丝(18)被熔化后,一个缓冲器(20)的输入通过一个电阻(21)被固定到一个低电平,以使作为一个与电路(40)的输出的闪存(46)的读/写使能端口(R/W)被固定到一个低电平,并且闪存(46)成为一个只读存储器。
文档编号G11C7/24GK1371515SQ00812292
公开日2002年9月25日 申请日期2000年8月29日 优先权日1999年8月31日
发明者川井英次 申请人:索尼计算机娱乐公司