专利名称：自刷新片载电压发生器的制作方法
技术领域：
本发明涉及诸如动态随机访问存储器(DRAM)之类的半导体芯片的备用供电系统，具体地说，涉及用于降低片载电压发生器在非有效模式(non-active mode)期间的功率的片载自刷新电压产生系统和方法。
通常，所有的片载电压发生器必须保持有效，甚至在备用或休眠模式期间，以便使一些电压电平在这些模式期间保持在能保证一定操作的电平上。此外，在芯片重新开始正常操作时，所有的电压电平必须立刻为正常操作准备就绪。为此，片载电压发生器设计成具有有效和备用两种电压发生器，有效电压发生器在有效模式期间使用，而备用电压发生器在开机后保持恒接通，以防止由于任何机理的电荷漏泄引起的电压降落。在半导体芯片内，实现备用电压发生器有许多缺点。例如1)备用电压发生器需要占用额外的芯片面积；2)备用电压发生器消耗DC功率，例如一个体反向偏压(Vbb)备用泵要消耗15μA；以及3)在有效模式期间，备用电压发生器既弱又慢，因此并不很有用或有效。
在美国专利No.5,337,284中揭示了一种用来降低功率消耗的典型系统，这个专利的目的是在一个集成电路内实现一个产生一些在低功率应用中使用的高电压的系统。具体地说，美国专利No.5,337,284的目的是实现一种包括一个备用泵和几个有效泵的电压泵(充电泵)。在备用工作模式期间，只留用备用泵，以便节省功率。美国专利No.5,337,284的一个显著特征是实现一个不需要自激振荡器的自计时时钟电路。
另一些现有技术的片载功率降低系统包括美国专利No.5,189,316、美国专利No.5,856,951和美国专利No.5,315,557。
美国专利No.5,189,316针对的是一种降压产生系统，这种系统包括将一个外部供电电压电平(例如为Vext)逐步降低到一个低于这个供电电压电平的内部电平(例如为Vint)的装置。在美国专利No.5,189,316中，在备用期间，Vint发生器关断，而Vint供电线连接到Vext上，以节省功率。这种方法的一个明显缺点是备用时栅氧化层将受到较大的应力，可能导致这种电路需要一些厚氧化物器件，从而将使电路性能下降。另一个缺点是在备用期间由于使用较高的电压供电还会有较高的阈值和结漏泄。
美国专利No.5,856,951针对的是一种在备用模式期间产生一个降低了的Vint和提高了的电源电压Vss(通常是在地电位)的系统，以降低备用功率和漏泄。这种结构需要额外的硬件来产生这样的额外供电电平。然而，由于面积额外增大，因此也许并不能保证在节约功率上有所获益。
美国专利No.5,315,557揭示了与一种机构结合产生刷新时钟脉冲的系统，在刷新操作期间只禁用基片偏压Vbb发生器，以节省功率。Vbb功率产生电路消耗的电流只在微安的范围内，因此对于节约功率来说并不明显。
Ho-Jun Song的“降低DRAM备用电流的自停工时间检测器”(“ASelf-Off-Time Detector for Reducing Standby Current of DRAM”，IEEE Journal of Solid-State Circuits，Vol.32，No.10，October1997，PP1535-1542)揭示了一种用来降低DRAM电路内各种电压发生器的备用电流的定时电路。在这个参考文献中，用了一个嵌入的时间检测器电路来估计“停工时间(off-time)”间隔，即在第一操作周期内所监测的在第一电平的供电电压到达预先确定的第二电平所经过的时间。这个嵌入的时间检测器于是在这个停工时间间隔终端和在备用期各后继停工时间间隔终端启动采样和将监测的供电电压重新充到原来的第一电平，然而，这个嵌入的时间检测器电路是一个复杂电路，代价也大，即需要花费较大的芯片面积和功率消耗，因为在第一周期的检测操作期间本身也消耗功率。
因此，非常希望能有一种片载自刷新电压产生系统和方法，可以在非有效模式期间降低所有片载电压发生器的功率，同时在半导体芯片载以最小功耗维持稳定的电压电平。由于DRAM存储器设计具有不断增进的对在降低的功率电平下进行操作的要求，因此还非常希望能有一种片载自刷新电压产生系统可以以降低的功率消耗刷新DRAM储存器的各个储存单元。
本发明的目的是提供一种系统，可以控制在集成电路内产生的内部供电电压电平，而且可以在非有效模式期间降低各片载电压发生器的功率，以最小功耗在半导体芯片载备用稳定的电压电平。
本发明的另一个目的是提供一种片载自刷新电压产生系统，可以以降低的功率消耗电平刷新DRAM储存器单元。
本发明的又一个目的是提供一种片载自刷新电压产生系统，可以利用现有的片载自刷新时钟发生器执行周期性的唤醒任务。
按照本发明的第一种情况，提供了一种控制在集成电路内产生的内部供电电压电平的系统和方法，这种系统包括一个提供一个供内部片载使用的电压源、响应一个低功率允许信号将系统设置成一个低功率模式的电压供电发生器；以及一个限制装置，所述限制装置在低功率模式期间间歇地对内部电压供电电平采样，确定内部电压供电电平是否下降到低于一个预先确定的电压基准电平，以及在内部电压供电电平下降到低于预先确定的电压基准电平时激活电压供电发生器以增大内部电压供电电平，而在电压供电电平恢复到所述预先确定的电压基准电平时停止电压供电发生器工作，从而在系统低功率工作期间维持内部产生的电压电平。
更可取的是，间歇采样周期可以按照内部芯片状态、芯片温度以及芯片大小适当设计。
有益的是，本发明的片载自刷新电压产生系统可以在任何半导体芯片(例如DRAM存储电路)内实现，不需要备用电压发生器以及有关的备用电路，因此减小了功率消耗和芯片面积。此外，这种电压控制系统可以用于各个能设置成一个节约功率的低功率或“休眠(sleep)”模式的用于刷新操作的有效电压发生器。
结合以下说明、所附权利要求书和附图可以更好地理解本发明的设备和方法的其它特征、情况和优点。在这些附图中
图1为例示按照本发明的原理设计的片载自刷新电压产生系统10的方框图。
图2为按照本发明的原理设计的DC电压发生器的方框图；图3例示了按照本发明产生的休眠允许(SLEN)和采样时钟(SAMPLE)信号的定时关系；图4为按照本发明实现的采样方案的操作流程图；图5为例示按照本发明的原理设计的典型采样时钟产生电路的详细原理图；图6为例示按照本发明的原理设计的DC电压发生器的典型限制电路的详细原理图；图7(a)-7(g)示出了涉及配置在DC产生电路内的限制控制电路的各个信号之间的定时关系；图8为例示在芯片休眠模式期间差分放大器输入信号Vout、Vref和供提升电压发生器用的差分放大器输出电压信号之间的关系的典型定时图；以及图9例示了为了减小多个片载电压发生器的功率所用的片载自刷新电压产生系统500。
本发明是一种在休眠工作方式期间周期性地唤醒有效电压发生器检查电压供电电平的电路体系结构和方法。如果供给电平小于预定目标电平，发生器的诸如充电泵和调压器(限制器)之类的器件将被激活，使电平恢复和再返回到休眠模式。
这种措施的优点是省去了备用电压发生器，降低了备用硬件消耗的功率，从而减小了电路面积。当然，现有的片载自刷新时钟发生器可以用来产生执行唤醒任务所用的信号。
图1为按照本发明的原理设计的片载自刷新电压产生系统10的方框图。如图1所示，自刷新电压产生系统10包括三个主要部分1)温度调整电路20；2)直流电压发生器30；以及，3)产生确定刷新采样率和持续时间的采样时钟(SAMPLE)信号15的采样发生器(定时电路)40。采样信号15送至DC电压发生器30，控制对有效DC电压发生器在休眠模式时的供电电压的采样，如将要说明的那样。DC电压发生器的输出(Vout)是一个电压信号99。
图3为按照本发明的原理设计的典型采样时钟产生电路40的详细原理图。在图3所示这个典型实施例中，采样时钟产生电路40包括产生低频脉冲输出信号180的低频振荡(基准时钟产生)电路50，计数电路60，以及脉冲发生器70，它们协同产生采样时钟信号15。
图5为典型基准时钟发生器电路50的详细原理图，它包括形成RC定时器的电阻器R120和电容器C130，以及差分放大器，即比较器150。在工作中，在节点135的电容器节点电压Vin通过示为PMOS晶体管器件110的开关经电阻器120充到一定的电压电平Vref。 Vref电压电平由设计选择，为了说明起见可以设为1.0伏。起初，比较器150的输出是低电平。然而，当电容器上充到电平Vref时，比较器150的输出成为高电平，然后通过延迟链160和反馈通路170的作用，使电容器电压Vin通过一个示为nMOS器件140的开关器件完全放电。于是，电容器再充电，开始一个新的循环。通常，要求有一定的采样输出脉冲宽度，这由延迟反相器链160(最好有奇数个反相器)控制。在所示这个典型实施例中，基准时钟发生器的输出是一个低频输出信号180，例如脉冲宽度大约12ns，脉冲周期为980ns。
再来看图2，计数电路60是在该技术领域内众所周知的电路，可以用来将脉冲周期扩大任何整数倍。例如，在计数器后的脉冲周期可以是N*980ns，对于一个8位计数器来说，其中N＝4，8，...，128。最后，有一个脉冲发生器将计数器输出的脉冲变换成宽度大约为3.0ns，如图7(b)所示。熟悉这种技术的技术人员可以用其他方式产生采样刷新时钟。
也就是说，如图7(b)所示，采样时钟产生电路40产生一个采样时钟(SAMPLE)信号15，例如为一系列宽度大约3.0ns、周期大约4.0μsec的窄脉冲。当然，可以按所需采样电路的类型，例如DRAM存储器阵列的大小、所用技术的泄漏、温度等，改变脉冲的周期和宽度。例如，再来看图1，温度调整电路20可以根据半导体芯片的温度调整采样间隔。
图7(a)进一步例示了片载产生的休眠允许(sleep_enable，SLEN)信号12和所产生的采样时钟(sample_clock，SAMPLE)的定时关系。
现在再来看图2，其中示出了按照本发明原理设计的DC电压发生器30的详细方框图。如图2所示，DC发生器包括限制电路200、振荡器300和充电泵400。如熟悉这技术的技术人员所知，振荡器300和充电泵400联合工作，提高电压电平。在本发明的这个优选实施例中，限制器200、电压振荡器300和充电泵400监测在休眠模式时采样时钟脉冲周期期间在半导体芯片内提供的每个有效电压产生电路输出的电压电平，这个电压电平在图1中示为Vout信号99。
图4为休眠模式期间片载电压刷新采样方案80的流程图。在第一步骤82，产生采样脉冲，启动执行步骤84，监测休眠模式期间DC电压产生电路30(图1)的Vout。在步骤86，将监测电压Vout与一个取决于具体DC电压发生器的Vref电压相比较。如果Vout大于Vref电压，DC电压发生器就回到休眠模式(步骤87)，直到定时电路40(图1)产生下一个采样时钟脉冲(步骤88)。然而，如果在步骤86确定Vout小于Vref电压，就在步骤89激活发生器的振荡器和充电泵电路，提高这个电压，直到Vout大于Vref，此时发生器就返回到休眠模式。
图6为典型的休眠模式自刷新电压产生电路30的详细原理图，这个电路包括限制器200、振荡器300和充电泵400，这些电路按照图4所示流程图进行工作。如图6所示，起初在正常工作(有效模式)期间，有效允许(active enable)信号12′为高电平，限制器200旁路掉刷新控制信号。因此，发生器的限制器将一直导通，使差分放大器299连续监测Vout信号99对电压基准信号Vref的情况。也就是说，由于有效允许信号12′为高电平，NOR门280和OR门290导通，从而通过相应的晶体管282、284和292、294，连续维持限制器的包括Vout电压监控和电压充电操作的工作情况。如图6所示，通过晶体管282，Vout经串联的电阻器R1、R2和R3分压，节点287(在电阻器R1和R2之间)的Vout电压加到差分放大器299的一个输入端上。节点287的电压与预先确定的Vref电压相比较。如图6进一步示出的那样，在正常工作中，休眠允许SLEN12和采样时钟信号15保持在低电平，因此通过晶体管210和220迫使节点222的电压保持在高电平(例如，逻辑1)。这个电压由包括反相器260、270的锁存电路锁定，在节点225输出一个低电平电压(例如，逻辑0)。容易理解，节点225的逻辑0阻止晶体管285导通，因此防止了电阻器R2被晶体管285的漏-源连接旁路。这意味着在有效模式(正常工作)期间由于R2的存在将Vout保持在一个稍低于在休眠模式期间的电压上。也就是说，有意将Vout在休眠模式期间提高ΔV(在100mv-200mv的范围内)。在采样后，这个电压电平必须经得住漏泄，虽然它是浮动的。图8示出了Vout电压和与Vref比较的加在节点287上的分压监测Vout电压之间的关系。如图8所示，在节点287的监测Vout电压减小到Vref以下时，差分放大器的输出信号19接通振荡器300，启动充电泵，使Vout电压升高。
如图7(a)所示，芯片由于休眠允许信号SLEN12有效(高电平)而进入休眠模式。由于有效模式与休眠模式是互斥的，因此有效允许信号12(低电平)无效，如图7(e)所示。从图7(b)和结合定时电路40所作的说明可见，此时就产生采样时钟信号15，输入给电路。在采样时钟信号15为低电平期间，加到由反相器260和270形成的内部锁存器的输入是浮动的，因此逻辑“0”送至OR门280和NOR门290。所以，由于有效允许处在逻辑低电平，限制器截止，即OR门290和晶体管292、294以及NOR门和晶体管282、284截止，因此禁止差分放大器的监测Vout的操作。每当采样时钟脉冲(图7(b))到达时，pFET晶体管210、220和nFET晶体管230、240改变状态，产生一个逻辑“0”给由反相器260和270形成的内部锁存器锁定。图7(c)例示了在图6中的节点222处的电压波形。因此内部锁存器的输出包括一个加在节点225上的相反极性的信号电压，这个电压的波形如图7(d)所示。再回到图6，在节点225加有脉冲电压期间，OR门290从而晶体管292、294导通，如图7(f)示出的节点291的电压波形所示。
此外，NOR门和晶体管282、284也因此导通，如图7(g)示出的节点281的电压波形所示。OR和NOR门元件一导通，差分放大器299就可以在采样时钟脉冲的持续时间内进行Vout电压监控。因此，容易理解，在休眠模式期间限制器只是由刷新时钟脉冲激活。在激活时，节点287的Vout电压就相对基准电压Vref予以检验。如果节点287的电压Vout仍然高于预定电压Vref，限制器控制信号19将是低电平，阻止振荡器和充电泵工作，而内部锁存器复位到“1”就通过晶体管250(它是导通的)关掉了限制器本身。然而，如果节点287的电压Vout低于预定电平Vref，限制器控制就成为高电平，从而使振荡器/充电泵开始工作，将电压电平Vout提升到高于基准电平。图8示出了在芯片处在休眠模式期间信号Vout、节点287的电压、Vref和可使提升电压发生器工作的差分输出电压信号19的例示定时图。按照本发明的一个优选实施例，限制电路操作的一个附加特征是，在采样周期期间，在由反相器260和270形成的内部锁存器锁定逻辑“0”时，电阻器R2被这时导通的晶体管285旁路而短接。因此，由于R2被旁路，Vout监测电压稍微升高，从而使Vout在休眠模式期间提升了ΔV，如图8所示。
图9例示了为了减小多个片载电压发生器的备用功率所用的片载自刷新电压产生系统500。例如，如图9所示，有一个总控制单元510，它包括一个CPU或微控制器或者一个存储器控制器，用来产生SLEN信号12和有效允许信号12′，输入给各个电压发生器，其中包括升压字线限制器/充电泵Vpp200、400，提升电压位线高电平限制器/充电泵Vblh201、401，内部电压限制器/充电泵Vint202、402，以及字线低电平限制器/充电泵Vwll203、403。此外，还配置有一个与图1中的定时电路40相应的时钟产生电路520。时钟产生电路520接收SLEN信号12，为片载电压字线限制器/充电泵、位线高电平限制器/充电泵、内部电压限制器/充电泵和字线低电平限制器/充电泵产生各自的采样时钟输入信号。当然，不需要对芯片反向偏压(Vbb)采样，因为这不会节省多少功率。其他可以采样的电压包括位线均衡电压、带隙基准电压等。还可以理解，在这个优选实施例中可以将时钟发生器产生的单个采样时钟加到各个有效电压发生器的控制器(限制器)上，使得它们在休眠模式期间接收到SLEN脉冲时可以激活，以在这里说明的方式执行相应的电压输出监测。此外，每个发生器的刷新周期(图7(b)的采样时钟信号周期)可以根据电压电平维持时间预先确定。也就是说，每个泵可以有它自己的刷新周期。
虽然本发明是以DRAM芯片设计为例进行说明的，但是可以理解在这里说明的系统和方法也可以用于其他电压调整系统，甚至是软件控制的应用。例如，这种电路可以用来提供不同的备用模式，特别是对于嵌入式应用。在这样的应用中，例如，可以为微处理器(或CPU)芯片在一个低功率模式(例如小休模式)期间制定一个第一备用模式。此时，CPU部分激活。可以为CPU芯片在另一个低功率模式(例如休眠模式)期间制定一个第二备用模式，此时芯片完全停止有效。在第一备用模式期间，植入的硬件(存储器，控制器，等)将提供响应时间较短的电压电平，消耗适度的备用功率，以满足小休模式的操作。在第二备用模式期间，植入的硬件(存储器，控制器，等)只是将电压保持在响应时间较长备用功率消耗最小的目标电平上。因此，第一备用模式可以使用一组消耗功率比有效电压发生器小、但是在小休期间必须不断激活的备用功率发生器来备用。而在第二备用模式，电压电平可以使用在这里说明的电压控制系统和采样技术来备用，关掉有效和备用电压发生器以节省功率。
虽然以上结合说明性的实施例对本发明作了具体说明，但是熟悉该技术的人员可以理解，其中在形式和细节上都可以按本发明的精神进行以上及其他各种改变，所有这些都应在所附权利要求书限定的本发明的专利保护范围之内。
权利要求
1.一种集成电路的电压控制系统，包括一个提供一个供内部片载使用的电压源的电压供电发生器，所述电压供电发生器对一个将所述系统设置在一个小功率模式的小功率允许信号进行响应；以及一个在所述小功率模式期间间歇地对所述内部电压供电电平采样和确定所述内部电压供电电平是否下降到低于一个预先确定的电压基准电平的限制装置，在所述内部电压供电电平下降到低于所述预先确定的电压基准电平时，所述限制装置激活所述电压供电发生器，增大所述内部电压供电电平，而在所述电压供电电平恢复到所述预先确定电压基准电平时，停止所述电压供电发生器工作，从而使内部产生的电压电平在系统小功率模式操作期间得到维持。
2.如在权利要求1中所述的电压控制系统，其中所述限制装置包括由一个采样输入触发的比较器，用来将所述内部电压供电电平与所述预先确定的电压基准电平相比较。
3.如在权利要求1中所述的电压控制系统，还包括产生一个控制所述采样装置的间歇定时信号的定时电路。
4.如在权利要求1中所述的电压控制系统，其中所述小功率工作模式包括一个休眠模式，所述小功率允许信号包括一个将所述系统设置在所述休眠模式的休眠允许信号。
5.如在权利要求3中所述的电压控制系统，其中所述定时电路响应所述小功率允许信号，只在所述小功率模式期间产生所述间歇定时信号。
6.如在权利要求1中所述的电压控制系统，其中所述间歇定时信号是周期性的。
7.如在权利要求1中所述的电压控制系统，其中所述间歇定时信号包括一个或多个脉冲，所述定时电路还包括根据集成电路工作条件改变所述一个或多个脉冲的脉冲宽度和周期的装置。
8.如在权利要求2中所述的电压控制系统，其中所述电压供电发生器包括提升所述内部电压供电电平的充电泵，所述充电泵对所述比较器的输出进行响应。
9.如在权利要求2中所述的电压控制系统，还包括一个用来在采样间隔期间有意增大所采样的电压供电电平的装置。
10.如在权利要求9中所述的电压控制系统，其中所述电压供电发生器的输出通过一个电阻分压电路采样，所述有意增大输出电压的装置包括降低所述电阻分压电路在所述比较器的采样输入端的电阻的装置。
11.如在权利要求1中所述的电压控制系统，其中所述电压供电发生器保持去活，直到再由一个间歇采样信号激活。
12.如在权利要求1中所述的电压控制系统，其中所述电压供电发生器保持去活，直到由于接收到一个有效允许信号再激活。
13.一种控制在一个集成电路内产生的内部供给的电压电平的方法，所述方法包括下列步骤a)在一个低功率工作模式期间间歇地对所述内部电压供电电平采样；b)将所述内部电压供电电平与一个预先确定的电压基准电平相比较；以及c)在所述内部电压供电电平下降到低于所述预先确定的电压基准电平时激活一个电压供电发生器，增大所述内部电压供电电平，以及在所述电压供电电平恢复到所述预先确定的电压基准时停止所述电压供电发生器工作，从而使内部产生的电压电平在系统小功率模式工作期间得到备用。
14.如在权利要求13中所述的方法，其中所述步骤a)包括产生一个控制一个采样装置的间歇定时信号的步骤。
15.如14中所述的方法，其中所述间歇定时信号是周期性的。
16.如在14中所述的方法，其中所述间歇定时信号包括一个或多个脉冲，所述定时电路还包括根据集成电路工作条件改变所述一个或多个脉冲的脉冲宽度和周期的装置。
17.如在权利要求14中所述的方法，其中所述采样步骤a)还包括在采样间隔期间增大所采样的电压供电电平的步骤。
18.如在权利要求17中所述的方法，其中所述电压供电发生器的输出通过一个电阻分压器电路采样，而所述增大所采样的电压供电电平的步骤包括在所述采样区间期间有意旁路所述电阻分压器内的一个电阻器。
19.如在权利要求13中所述的方法，所述方法还包括对所述电压供电发生器去活，直到由一个间歇采样信号再激活。
20.如在权利要求13中所述的方法，所述方法还包括对所述电压供电发生器去活，直到接收到一个有效允许信号再激活。
21.一种用于具有一个或多个各为内部半导体芯片工作提供相应电压的电压供给发生器半导体芯片的自刷新片载电压产生系统，所述系统包括一个与每个所述电压发生器配合的限制装置，所述限制装置响应一个相应的定时信号，在一个小功率工作模式期间间歇地对相应的电压供电电平采样，确定所采样的电压供电电平是否下降到低于一个相应的预先确定的电压基准电平，在任何所述内部电压供电电平下降到低于相应的预先确定的电压基准电平时，所述限制装置激活一个相应的所述电压供电发生器，增大所述内部电压供电电平，而在电压供电电平恢复到它相应的预先确定的电压基准电平时，停止所述相应的电压供电发生器工作，从而使内部产生的电压电平在所述系统小功率工作期间得到维持。
22.如在权利要求21中所述的半导体芯片的自刷新片载电压发生器，其中所述半导体芯片包括DRAM、闪速存储器、微处理器、SRAM和逻辑电路其中之一。
23.如在权利要求22中所述的半导体芯片的自刷新片载电压产生系统，还包括产生供相应限制器采样用的间歇定时信号的片载时钟信号发生器。
24.如在权利要求23中所述的半导体芯片的自刷新片载电压产生系统，其中所述片载时钟信号发生器产生一个供控制芯片内部工作用的周期性的刷新信号。
25.如在权利要求24中所述的半导体芯片的自刷新片载电压产生系统，其中所述相应限制器采样用的间歇定时信号各包括所述周期性的刷新信号。
26.如在权利要求23中所述的半导体芯片的自刷新片载电压产生系统，其中所述间歇定时信号是周期性的。
27.如在权利要求24中所述的半导体芯片的自刷新片载电压产生系统，其中所述片载时钟信号发生器还包括根据半导体芯片器件的工作条件改变所述一个或多个脉冲的脉冲宽度和周期的装置。
28.如在权利要求23中所述的半导体芯片的自刷新片载电压产生系统，其中每一所产生的限制器的间歇定时信号按照它所采样的电压供电发生器的电压产生。
29.如在权利要求28中所述的半导体芯片的自刷新片载电压产生系统，其中所述限制器各包括为了在系统低功率模式工作期间维持泄放电流在采样间隔期间有意增大相应所采样的电压供电电平的机构。
全文摘要
一种维持在一个半导体芯片内部产生的电压电平的电压控制系统和方法。该方法包括下列步骤:在低功率或“休眠”工作模式期间间歇地对一个内部电压供电电平采样;将内部电压供电电平与一个预先确定的电压基准电平相比较;以及在内部电压供电电平下降到低于预先确定的电压基准电平时激活一个电压供电发生器,增大内部电压供电电平。电压供电发生器随后在电压供电电平恢复到预先确定的电压基准电平时停止工作。
文档编号G11C11/403GK1335626SQ0112181
公开日2002年2月13日 申请日期2001年6月28日 优先权日2000年6月29日
发明者许履尘, 汪礼康 申请人:国际商业机器公司