专利名称：向位线和相应设计的存储器馈送电压的方法
技术领域：
本发明涉及向存储装置的位线和相应地设计的存储装置馈送电压，以便降低由位线和有效电压馈送线之间的电耦合引起的负面影响的方法。
背景技术：
图1示出传统的只读存储器(ROM)50。在读操作期间，列多路复用器12由控制装置30驱动，使得一方面，分配给相应列的有效电压馈送线4被充电到VDD，而另一方面分配给相应列的位线6不再与VSS连接。于是，为此把相应的充电装置或逆变器1的输入从1设置为0。结果，与输出连接的有效电压馈送线4被充电到VDD，而同时通过预充电装置或逆变器7和N沟道金属氧化物半导体场效应晶体管(NFET)2中断位线6和VSS之间的连接。这样，如果相应的字线8被激活，则由位线6读出由所选择的列和字线8确定的存储器50的存储单元的信息。
这里，有效电压馈送线被理解为是给存储单元馈送电压的线。由于仅仅必须向直接包含在读操作(或写操作)中的存储单元馈送电压，因此为了节省能源时常能够转换(断开)存储单元的电压馈送。这就是说，只有把电压馈送到直接包含在读操作(或写操作)中的存储单元(例如，存储装置50中列的所有存储单元)的那些电压馈送线被接通，而所有其它电压馈送线被断开。这些可切换的电压馈送线称为有效电压馈送线。
由于传统上对有效电压馈送线4的充电和把位线6与VSS断开几乎是同时发生的，所以有效电压馈送线4和位线6之间的杂散电耦合(也称作为交叉耦合)将导致位线6被拉向电位VDD，电位VDD是有效电压馈送线4被充电达到的电位。换句话说，由于电耦合的缘故，存储器单元电压馈送的切换会导致位线6上不希望有的电位变化。图5a示出图1的传统的存储装置的有效电压馈送线4和位线6的电位曲线。在这种情况下，标号31表示短的有效电压馈送线4的电位曲线，而标号32表示比较长的有效电压馈送线4的电位曲线。从位线预充电信号(该信号与逆变器7的输出信号20对应)的电位曲线33可以看到，所述位线预充电信号的电位曲线与位线6的长短或者与位线6连接到长的或短的有效电压馈送线4无关。这样，同样通过把有效电压馈送线4充电到VDD来把位线6的电位拉到VDD，从而如果在长的位线6的情况下，位线和有效电压馈送线4之间的电耦合比在短的位线6的情况下的电耦合更强，那么这种效应更强。这种情况在图5a中也用短位线6的电位曲线34和长位线6的电位曲线35表示出来。换句话说，对位线预充电装置去激活的传统时间控制与存储装置的大小无关。
发明内容
本发明提供一种方法和/或一种装置，其中有效电压馈送线和存储装置的位线之间的电耦合的负面影响至少与传统的存储装置相比降低了。
在本发明的范围内，提供把电压馈送到存储装置的位线的方法。在这种情况下，在读操作期间控制把位线预充电到输出电位的预充电装置，这随有效电压馈送线的电位而变地涉及或估算所述位线，即，所述位线被去激活并且也被激活。在读操作期间，把有效电压馈送线连通到(routed to)存储装置的电源电位，以便把电源电压馈送给分配给位线的存储装置的存储单元。
当根据有效电压馈送线的电位将预充电装置去激活或断开(结果，位线不再被预充电到输出电位)时，如果在有效电压馈送线已经具有预定电位之前不出现预充电装置的去激活，这是很有利的。虽然因为有效电压馈送线和位线之间存在电耦合，电源电位被分配给有效电压馈送线，但是这避免有效电压馈送线中的电位变化象传统的存储装置中那样严重地影响位线的电位。换句话说，在与位线对应的有效电压馈送线的电位明显上升之前，不会发生位线的预充电装置的去激活，使得电位的进一步增加对位线的电位仅仅产生轻微的负面影响。
最重要的是，随着位线和有效电压馈送线之间电耦合强度的变化，也可能出现位线预充电装置的激活和去激活。特别是在这种情况下，位线和有效电压馈送线之间电耦合强度越大，出现越迟的去激活。
结果，有利的是，有可能在预充电装置的去激活中，考虑存储装置的几何结构(例如，平行布置的有效电压馈送线和位线的长度)。当断开对位线的预充电，使得有效电压馈送线的电位的进一步变化(由预充电引起)不再对位线的电位有大的影响时，存储装置越大或有效电压馈送线和位线越长，在对有效电压馈送线充电开始之后的越晚的时间，位线的预充电装置被去激活，从而有效电压馈送线已经近乎完全达到作为其充电结果的目标电位。由于这个原因，有效电压馈送线的长度愈长并且因而位线的长度愈长，有效电压馈送线和位线之间的电耦合强度就愈大。
具体地说，在电源电位和有效电压馈送线的电位之间的差值就其数量而论降低到低于预定值之前，位线的预充电装置不被去激活。
由于在读操作期间有效电压馈送线被充电到电源电位，所以有可能在将位线的预充电装置去激活之后，按照相应地规定的预定值相应地限制有效电压馈送线中电位的变化。这样，也就以便利的方式相应地限制了由于有效电压馈送线和位线之间的电耦合的缘故而出现的有效电压馈送线电位变化的负面影响。
根据本发明，还有可能随着有效电压馈送线的电位或有效参考电压馈送线的电位的的变化而另外发生位线预充电装置的激活和去激活。在这种情况下，将所述有效参考电压馈送线在读操作前连通到或充电到存储装置的电源电位。同时，特别是，在电源电位和有效电压馈送线的电位之间的差值就其数量而论下降到低于预定值并且电源电位和有效参考电压馈送线的电位之间的差值也下降到低于又一个预定值之前，不将所述位线的预充电装置去激活，。
由于当有效参考电压馈送线的电位呈现或超过最早的特定值时就发生预充电装置的去激活，所以，安装一类顺序安全缓冲器(sequential safety buffer)是有利的，所述顺序安全缓冲器确保不会太早地发生预充电装置的去激活，从而可以甚至更确实地减小由有效电压馈送线相对于位线的电位变化引起的负面影响。
在本发明范围内，还可以提供具有若干存储单元、位线和有效电压馈送线的存储器装置。这些存储装置包括充电装置和预充电装置，所述充电装置把有效电压馈送线之一充电到存储装置的电源电位，而所述预充电装置把位线之一充电到存储装置的输出电位。在这种情况下，通过存储装置的控制装置来实现充电装置和预充电装置的激励。同时，把有效电压馈送线之一的一端上的充电装置和同一有效电压馈送线的另一端上的预充电装置连接到所述有效电压馈送线。
由于把充电装置和预充电装置连接到同一有效电压馈送线的不同端，所以有可能使用有效电压馈送线的电位将预充电装置激活和去激活。为此，在读操作期间，有效电压馈送线被充电装置从存储装置的输出电位出发拉到存储装置的电源电位。由于预充电装置被连接在与充电装置相同的有效电压馈送线的另一端上，所以在电位变化被传送到整个有效电压馈送线之前有效电压馈送线的电位变化不会对预充电装置产生影响。由于所述电耦合越强，有效电压馈送线和位线之间的电耦合越放慢所述电位的变化，所以，有效电压馈送线和位线之间的电耦合越强，有效电压馈送线的电位变化对预充电装置的影响也就越迟。如果随有效电压馈送线的电位变化而变地发生预充电装置的去激活，那么有效电压馈送线和位线之间的电耦合越强，位线的预充电装置被相应地去激活的时间就越迟。
本发明优选地适合于在存储单元的电源电压被切换的存储装置中应用。除了只读存储器外，这也包括随机存取存储器(RAM)，例如磁性随机存取存储器(MRAM)和铁电随机存取存储器(FeRAM)。本发明还能够应用于快速存储器。由于本发明使对相关的存储装置的大小的自适应成为可能，它特别适合嵌入半导体电路中的存储装置，因为在这样的场合不存在复杂的计算和自适应辅助电路来防止电压馈送线的电位变化对位线的负面影响。
根据本发明，由于与先有技术比较降低了对位线的负面寄生影响，所以有可能降低对读操作的要求，从而与先有技术比较，有可能减小字线的激活和位线的估算之间的时间间隔，这导致较短的存储器存取时间。
下文中根据本发明的最佳实施例，参照附图更详细说明本发明。
图1示出根据先有技术的存储装置。
图2示出根据本发明的存储装置的第一实施例。
图3示出根据本发明的存储装置的第二实施例，由此对第一实施例作了进一步开发。
图4示出根据本发明的存储装置的第三实施例，由此对第二实施例作了进一步开发。
图5示出根据传统的存储装置和根据本发明的存储装置的特定电位曲线。
图6示出在半导体电路布局方面根据本发明的存储装置的有效的表面分配。
具体实施例方式
图2示出根据本发明的存储装置50的第一实施例。除了控制装置30外，存储装置50包括ROM阵列11和列多路复用器12。在读操作期间，当控制装置30选择存储装置的与有效电压馈送线4对应的一列时，多根有效电压馈送线4之一在所有情况下都由逆变器1充电到VDD。在这种情况下，每一根有效电压馈送线4连接到对应的第一逆变器1的输出端并且连接到与所述列对应的第二逆变器7的输入端。逆变器7的输出端连接到分配给相应的列的NFET晶体管2的控制连接器。VSS通过NFET晶体管2连接到与列对应的位线6上，结果，在读操作中，所述NFET晶体管2将位线6预充电到VSS或者当未包含相应的列时将位线6保持在VSS。
当在读操作中包含特定列，即所述列的存储单元被读出时，控制装置30将相应的逆变器1的输入设置为值0或VSS。由于这种操作的结果，逆变器1的输出呈现值1或VDD，结果，与逆变器1的输出端连接的有效电压馈送线4被充电到VDD。由于第二逆变器7在输入一侧连接到作为第一逆变器1的输出端的有效电压馈送线4的另一端，所以，第二逆变器7的输入端的值取决于经由有效电压馈送线4的信号的传输时延，并取决于通过有效电压馈送线4的电位曲线，因而也取决于有效电压馈送线4和有关位线6之间的耦合电容(电耦合)。当在第二逆变器7的输入端给出VDD时，在第二逆变器7的输出端给出VSS，结果，NFET晶体管2断开。这样，位线6就不再连接到VSS，以便能够呈现与存储单元的准备通过读操作读出的信息对应的值，所述存储单元被通过字线8之一寻址。
由于第二逆变器7的输入端连接到作为第一逆变器1的输出端的有效电压馈送线4的另一端，所以，有利地保证在有效电压馈送线4的电位已经接近VDD之前，NFET晶体管2(位线6的充电装置)不会断开。这确保在有效电压馈送线4的电位变化的关键阶段(criticalphase)通过NFET晶体管2把位线6保持在VSS，从而在所述关键阶段有效电压馈送线4和位线6之间的电耦合不能把位线6的电位改变为VDD。
这时应当指出，本发明的存储装置50具有自适应或自调整特性。平行运行的有效电压馈送线4和位线6愈长，有效电压馈送线4和位线6之间的电耦合强度也愈大。但是，由于有效电压馈送线4愈长，有效电压馈送线4和位线6之间的电耦合愈强，从有效电压馈送线4开始预充电到VDD的时刻算起，NFET晶体管2发生去激活的时间愈晚，在这种情况下，当位线6通过NFET晶体管2与VSS断开时，有效电压馈送线4的电位变化的关键时期早已经过去。同理，有效电压馈送线4愈短，因而也就是位线6愈短，NFET晶体管2的去激活发生得愈早。换句话说，在短的位线6因而短的有效电压馈送线4的情况下，与长的位线6相比，NFET晶体管2的去激活较早发生，但是NFET晶体管2的去激活时间仍然是晚的，足以防止有效电压馈送线4和位线6之间的电耦合的负面影响。
这种自调整作用对能够自动产生各种大小的存储装置的存储编译程序是非常重要的，因为这些存储编译程序必须通过附加的测量来减小有效电压馈送线4的长度的其它不利影响。此外，由于根据本发明的存储装置50的结构的缘故，自动地考虑了会改变有效电压馈送线4和位线6之间的耦合电容的可能出现的任何过程变化。例如，较大的耦合电容导致NFET晶体管2在较长的时间内保持在激活状态，因而把位线6保持在VSS上。
图3示出根据本发明的存储装置50的另一个实施例。在下文中，将通过与图2所示存储装置50的比较来说明图3所示的存储装置50的差别。除了有效电压馈送线4和位线6以外，图3所示的存储装置50还包括有效参考电压馈送线3和参考位线5。在这种情况下，有效参考电压馈送线3和参考位线5两者的充电与有效电压馈送线4或位线6的充电方法完全相同。在其中布置了有效参考电压馈送线3和参考位线5的称作参考列的列内，存储单元具有这样选择的存储器值，使得有效参考电压馈送线3和参考位线5之间的电耦合处于最大。换句话说，在其它边界条件都相同时，不存在将导致有效参考电压馈送线3和参考位线5之间更强的电耦合的参考列的存储器分配。
于是，这样设计控制装置30，使得在每一次读操作中，待读出的列的第一逆变器1的输入和参考列的第一逆变器1的输入都被加载值0。
图2的实施例的第二逆变器7被”与非”门13代替。在这种情况下，”与非”门13的一个输入端与相应的有效电压馈送线4连接，而另一个输入端通过延迟装置10与有效参考电压馈送线3连接。”与非”门13的输出端通过信号20连接到NFET晶体管2的控制输入端。每一列中都需要”与非”门13，因为只有在读操作中涉及的列的NFET晶体管2可以被去激活，而所有其它NFET晶体管2(参考列的NFET晶体管2除外)继续使其位线6保持在VSS。
这样，在特定列中NFET晶体管2不断开，一直到在由延迟装置10确定的一段时间内，相应的有效电压馈送线4已经呈现值1并且有效参考电压馈送线3也已经呈现值1为止。当这样设计参考列的存储器分配，使得有效参考电压馈送线3和参考位线5之间的耦合活动处于最大值时，结果，NFET晶体管2与有效参考电压馈送线3之间耦合的断开表示一种最坏情况的定时，相应的位线6的预充电的去激活的定时与相应的列的存储器分配无关。当有效参考电压馈送线3的长度和参考位线5的长度与其它有效电压馈送线4和位线6的长度相匹配时，图3所示实施例也具有前面已经提到到的自调整作用。
图4示出根据本发明的存储器装置50的又一个实施例。图4所示实施例具有代替NFET晶体管2的可编程预充电装置15和代替延迟装置10的可编程延迟装置16。这样，利用图4所示实施例，有可能设置有效参考电压馈送线3和”与非”门13或可编程预充电装置15之间的时延，结果，随后可以对存储装置50的时间控制进行调节。
此外，有可能利用可编程预充电装置15来修改预充电装置15的大小，因而修改充电期间流过预充电装置15的电流的大小。这样，还有可能使预充电装置适应于特殊的存储装置50的条件。作为一个规则，有效电压馈送线4和位线6愈长，所选择的预充电装置就愈大。因此，特别是在短的位线6的情况下，有可能减小对预充电装置15的面积要求，并且与预充电装置15不能适应的情况相比，还可以避免电流尖峰。
自然，根据本发明的下述实施例(没有示出)也是可能的其中电源电位为VSS，从而控制装置30可对相应的有效电压馈送线4充电，同时在具有值1的输入一侧驱动相应的第一逆变器1。在这种情况下，NFET晶体管2由P沟道金属氧化物半导体场效应晶体管(PFET)代替，而”与非”门13由”或非”门代替。在每一种情况下，通过相应的PFET晶体管把位线6预充电到VDD。
图5示出有效电压馈送线4、位线6和位线的预充电信号20的电位曲线。在讨论传统的存储装置时已经说明了图5的左手部分或图5a。通过比较可以明白，位线预充电信号20的电位曲线依赖于短位线6或有效电压馈送线4(标号为43)是否存在，或者长位线6或有效电压馈送线4(标号46)是否存在，结果实现了位线预充电信号20的自校正电位曲线49。标号47代表有效参考电压馈送线3的按照时延48延迟的电位曲线。通过与根据传统的存储装置的相应的电位曲线34、35的比较，短位线6和长位线6的电位曲线44、45证实开始从存储单元读出时，根据本发明的存储装置能够将位线6保持在VSS，与其长度无关，因为预充电装置15或NFET晶体管2仍然能够完全清除由有效电压馈送线4的电位变化引起的位线6的电位上升，因为预充电装置15或NFET晶体管2仍然被激活足够长的时间。
图6示出根据本发明存储装置或根据本发明的只读存储器的布局中的面积分配。在这种情况下，所述布局包括虚拟放电电路51、位线预充电电路52、字线译码器19、关于位线和有效电压馈送线53的虚拟物、只读存储器阵列11、控制电路18和数据路径电路17。由于位线的预充电装置布置在有效电压馈送线4的相反的一端或者位线6的相对于有效电压馈送线4的充电装置的相反的一端，因此有可能把位线的预充电装置52布置在只读存储器阵列11的上方，同时把数据路径17(在没有位线预充电电路52的情况下)布置在只读存储器阵列11的下面。根据传统的存储装置，虚拟放电电路51已经布置在只读存储器阵列11的上方，根据本发明，位线预充电电路52占据在其他情况下保留空闲的空间。因此，在只读存储器阵列上方的位线预充电电路52的重定位不会增加Y方向上的存储装置的尺寸，而由位线预充电电路52的重定位引起的数据路径电路17的大小的减小导致存储装置50的总体尺寸的减小。与根据本发明的数据路径电路17的尺寸的减小并排的是，把位线预充电电路52移出数据路径电路17，这也导致数据路径电路17布局的复杂性的降低。
存储装置50的总体尺寸的减小以有利的方式导致较短的存取时间和周期时间，使得位线预充电电路52重定位在数据路径电路17之外，导致更快的存储装置50。
权利要求
1.一种把电压馈送到存储装置的位线的方法，其中在涉及所述位线的读操作期间把将所述位线预充电到输出电位的预充电装置去激活，其中在所述读操作期间，通过所述位线读出信息并且把有效电压馈送线连通到所述存储装置的电源电位，以便把电压馈送到分配给所述位线的所述存储装置的存储单元，以及其中随所述有效电压馈送线的电位而变地激活/去激活所述位线的所述预充电装置。
2.如权利要求1所述的方法，其中随所述位线和所述有效电压馈送线之间的电耦合强度而变地激活/去激活所述位线的所述预充电装置。
3.如权利要求1所述的方法，其中在所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值之前不将所述位线的所述预充电装置去激活。
4.如权利要求1所述的方法，其中又随专用有效电压馈送线的电位而变地激活/去激活所述位线的所述预充电装置，所述专用有效电压馈送线在所述读操作之前被连通到所述存储装置的所述电源电位。
5.如权利要求4所述的方法，其中不但在所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值之前而且在所述电源电位和所述专用有效电压馈送线的电位之间的数量差下降到低于另一个预定值之前都不将所述位线的所述预充电装置去激活。
6.如权利要求5所述的方法，其中在所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值并且所述电源电位和所述专用有效电压馈送线的电位之间的数量差下降到低于另一个预定值的一段预定的持续时间之前不将所述位线的所述预充电装置去激活
7.一种存储装置具有充电装置，预充电装置，存储单元，多根位线，多根有效电压馈送线，以及用于协调读操作的控制装置，在所述读操作期间通过所述位线中的至少一根位线读出信息，其中这样设计所述存储装置，使得所述控制装置在所述读操作期间驱动所述充电装置，以便所述充电装置把所述有效电压馈送线之一充电到所述存储装置的电压电位，以便把电压馈送到特定存储单元，其中所述控制装置最初这样驱动所述预充电装置，使得所述预充电装置把所述位线中受所述读操作影响的一根位线的电位引到所述存储装置的所述输出电位并且接着把所述预充电装置去激活，以及其中所述充电装置和所述预充电装置连接到同一根所述有效电压馈送线的不同末端。
8.如权利要求7所述的存储装置，其中所述同一根有效电压馈送线以它的一端连接到充电装置的输出端并且以它的另一端连接到所述预充电装置的控制输入端，其中这样设计所述预充电装置，使得当所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值时所述预充电装置断路，以及其中所述预充电装置的第一接线连接到所述位线，而所述预充电装置的第二接线连接到所述输出电位。
9.如权利要求8所述的存储装置，其中所述预充电装置包括晶体管，所述晶体管利用控制输入端以这样的方式连接到所述有效电压馈送线，即，当所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值时所述晶体管断路，以及其中所述晶体管的第一接线连接到所述位线，而所述晶体管的第二接线连接到所述输出电位。
10.如权利要求9所述的存储装置，其中所述预充电装置具有逆变器，其中所述晶体管是N型导电晶体管，其中所述电源电压电位为VDD，而所述输出电位为VSS，其中所述有效电压馈送线与所述逆变器的输入端连接，而所述逆变器的输出端与所述晶体管的控制输入端连接，以及其中所述晶体管的源极接线连接到VSS，而所述晶体管的漏极接线连接到所述位线。
11.如权利要求9所述的存储装置，其中所述预充电装置包括逆变器，其中所述晶体管为P型导电晶体管，其中所述电源电压电位为VSS，而所述输出电位为VDD，其中所述有效电压馈送线与所述逆变器的输入端连接，而所述逆变器的输出端与所述晶体管的控制输入端连接，以及其中所述晶体管的源极接线连接到VDD，而所述晶体管的漏极接线连接到所述位线。
12.如权利要求7所述的存储装置，其中所述存储装置包括专用有效电压馈送线，其中这样设计所述预充电装置，使得仅仅当所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值并且所述电源电位和所述专用有效电压馈送线的电位之间的数量差下降到低于另一个预定值时所述预充电装置才断路。
13.如权利要求12所述的存储装置，其中所述存储装置包括专用位线，其中这样设计所述存储装置，使得所述专用有效电压馈送线和所述专用位线之间的耦合电容至少象所述位线之一和所述有效电压馈送线之一之间任何可能的耦合电容那样大，以及其中在所述读操作之前通过所述预充电装置把所述专用位线引到所述输出电位，并且接着在所述读操作期间通过所述充电装置把所述专用有效电压馈送线引到所述电源电位。
14.如权利要求12所述的存储装置，其中所述预充电装置包括”与非”门和晶体管，其中所述晶体管为N型导电晶体管，其中所述电源电压电位为VDD，而所述输出电位为VSS，其中所述有效电压馈送线连接到所述”与非”门的第一输入端，所述专用有效电压馈送线连接到所述”与非”门的第二输入端，而所述”与非”门的输出端连接到所述晶体管的控制输入端，以及其中所述晶体管的源极接线连接到VSS，而所述晶体管的漏极接线连接到所述位线。
15.如权利要求12所述的存储装置，其中所述预充电装置包括”或非”门和晶体管，其中所述晶体管为P型导电晶体管，其中所述电源电压电位为VSS，而所述输出电位为VDD，其中所述有效电压馈送线连接到所述”或非”门的第一输入端，所述专用有效电压馈送线连接到所述”或非”门的第二输入端，而所述”或非”门的输出端连接到所述晶体管的控制输入端，以及其中所述晶体管的源极接线连接到VDD，所述晶体管的漏极接线连接到所述位线。
16.如权利要求12所述的存储装置，其中所述存储装置具有延迟电路，其中这样设计所述存储装置，使得仅仅当在一段由所述延迟电路确定的时段内所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值并且所述电源电位和所述专用有效电压馈送线的电位之间的数量差也下降到低于另一个预定值时所述预充电装置才断路。
17.如权利要求16所述的存储装置，其中所述延迟电路为可编程的延迟电路。
18.一种存储装置包括充电装置，预充电装置，存储单元，多根位线，多根有效电压馈送线，以及用于协调读操作的控制装置，在所述读操作期间通过所述位线中的至少一根读出信息，其中这样设计所述存储装置，使得所述控制装置在所述读操作期间驱动所述充电装置，以便所述充电装置将所述有效电压馈送线之一充电到所述存储装置的电压电位，其中所述预充电装置把受所述读操作影响的所述位线之一的电位引到所述存储装置的输出电位并且接着在所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值时被去激活。
19.一种存储装置包括充电装置，预充电装置，存储单元，多根位线，多根有效电压馈送线，专用有效电压馈送线，专用位线，以及用于协调读操作的控制装置，在所述读操作期间通过所述位线中的至少一根读出信息，其中这样设计所述存储装置，使得所述控制装置在所述读操作期间驱动所述充电装置，以便所述充电装置将所述有效电压馈送线和所述专用有效电压馈送线之一充电到所述存储装置的电压电位，其中所述预充电装置把受所述读操作影响的所述位线之一的电位引到所述存储装置的输出电位并且接着在所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值并且所述电源电位和所述专用有效电压馈送线的电位之间的数量差也下降到低于另一个预定值时被去激活。
20.如权利要求19所述的存储装置，其中所述存储装置包括专用位线，其中这样设计所述存储装置，使得所述专用有效电压馈送线和所述专用位线之间的耦合电容至少象所述位线之一和所述有效电压馈送线之一之间任何可能的耦合电容那样大，以及其中在所述读操作之前通过所述预充电装置把所述专用位线引到所述输出电位，并且接着在所述读操作期间通过所述充电装置把所述专用有效电压馈送线引到所述电源电位。
21.如权利要求19所述的存储装置，其中所述存储装置具有延迟电路，其中这样设计所述存储装置，使得仅仅当在一段由所述延迟电路确定的时段内所述电源电位和所述有效电压馈送线的电位之间的数量差下降到低于预定值并且所述电源电位和所述专用有效电压馈送线的电位之间的数量差也下降到低于另一个预定值时所述预充电装置才断路。
22.如权利要求7所述的存储装置，其中所述预充电装置具有关于电流流动速率的可编程变量，从而有可能为所述位线中的至少一根位线设置充电时间。
23.如权利要求7所述的存储装置，其中这样设计所述存储装置，以便把所述有效电压馈送线和所述预充电装置分配给每一根位线并且把充电装置分配给每一根所述有效电压馈送线。
24.如权利要求7所述的存储装置，其中每一种情况下的所述位线之一和分配给所述位线的所述有效电压馈送线之一并行运行。
25.如权利要求7所述的存储装置，其中所述存储装置设计成执行根据权利要求1-6之一的过程。
26.一种半导体，其中半导体电路设计成具有根据权利要求7-24之一的存储装置。
全文摘要
这样设计存储装置，使得它在读操作期间驱动充电装置，以便充电装置将有效电压馈送线充电到存储装置的电源电位，用于向存储装置馈送电压，最初这样驱动预充电装置，以便预充电装置把受读操作影响的位线的电位引到存储装置的输出电位并且接着将预充电装置去激活。在这种情况下，充电装置和预充电装置连接到同一根有效电压馈送线的不同末端。所述存储装置是一种方法的实施例，其中随有效电压馈送线的电位而变地将预充电装置激活/去激活。
文档编号G11C7/00GK1941169SQ20061015371
公开日2007年4月4日 申请日期2006年9月8日 优先权日2005年9月26日
发明者G·勒曼, Y·马特洛尼, D·德维费迪, S·古普塔 申请人:英飞凌科技股份公司