专利名称：：对交叉型存储阵列提供动态电压偏置的方法及其实现电路的制作方法
技术领域：
：本发明属于大规模数字集成电路
技术领域：
，具体为一种对交叉型阻性存储阵列提供动态电压偏置的方法及其实现电路。技术背景存储器在半导体市场中占有重要的地位，仅DRAM(DynamicRandomAccessMemory)和FLASH两种就占市场的15%，随着便携式电子设备的不断普及，不挥发存储器市场也越来越大。然而传统的不挥发存储器的尺寸已经接近其物理极限，有报道预测FLASH技术的极限在32nm左右，这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近电阻转换型随机可读取存储器件(RRAM，resistiverandomaccessmemory)因为其高密度、低功耗、低成本的特点引起高度关注，所使用的材料有相变材料[l]、掺杂的SrZr03[2]、铁电材料PbZrTi03[3]、铁磁材料Prl-xCaxMn03[4]、二元金属氧化物材料[5]、有机材料[6]等。目前电阻转换型存储器件主要采用的结构的1T1R结构，即一个选通器件(如二极管、三极管、场效应晶体管等)和一个存储电阻构成一个存储单元。这种存储单元具有结构简单，单元间干扰小，读取速度快，外围电路设计简单等优点，因而被广泛采用。图l示出了这种1T1R单元所构成的存储阵列。然而对于高密度的海量存储来说，1T1R的单元结构确又限制了存储密度的进一步提高，有以下两个原因1)通常来说晶体管面积要大于存储电阻的面积，因而存储密度受到晶体管面积的限制；2)由于每个存储单元的选通晶体管都要消耗硅片的面积而无法将存储电阻进行层叠形成三维的存储阵列。针对以上两个问题，一个比较理想的解决方案就是能够制造可靠的交叉型(cross-point)存储阵列。交叉型(cross-point)存储阵列是指存储单元中没有选通器件，存储电阻位于两条金属线交叉的地方，通过对两条相互交叉的金属线加不同的电压，对交叉处的存储电阻实施操作。如图2所示为交叉型的存储阵列图。设计交叉型(cross-point)存储阵列的关键性问题就是能够通过外围电路的设计来减少漏电流的影响。因为对于交叉型的阻性存储阵列来说，实际是构成了一个电阻性的网络，这个网络有复杂的漏电流通路，因此会产生很大的干扰信号，影响存储阵列操作的功能正确性。对于交叉型存储阵列，为了减少漏电流的影响，通常的做法是提供箝位的偏置电压Veq[7]，这种偏置电压的作用是使非选择的存储单元两端保持相等的电位，从而限制漏电流的通路。在传统的实现中，这个箝位的偏置电压一般采用一个固定的值，最常见的是V/2和V/3偏置方案[8]，固定大小的偏置电压很难适应阵列的适配和所加操作信号的变化，所以无法保证交叉型存储阵列的可靠工作。本发明提出了对交叉型存储阵列提供动态的偏置电压，其特征在于电压偏置可以根据阵列中各个电阻所处的状态和外加的操作信号来进行调节，使偏置电压Veq取得最优值。这样的动态偏置方案可以保证交叉型存储阵列可靠的工作。
发明内容本发明的目的在于提出一种对交叉型存储阵列提供动态电压偏置的方法。这个动态的偏置电压能够根据阵列电阻分布的情况和外加操作信号进行动态调整，使之能够以最佳的大小来抑止漏电流，提高交叉型存储阵列工作的可靠性。同时，还提供这种动态电压偏置的实现电路。本发明提出的对交叉型存储阵列提供动态电压偏置的方法，包括采用动态偏置的交叉型存储阵列和产生动态偏置电压的算法两个部分。其中，所述动态偏置的交叉型存储阵列的单元由电阻转换型存储介质构成。在这个阵列中，采用产生动态偏置电压的算法得到动态的偏置电压。算法通过操作时对流入存储阵列选择位线的电流进行采样，根据所采样的信号来产生动态的偏置。这个算法可以有效地寻找动态偏置的最佳值。具体步骤如下-(1)先在存储阵列选择的位线上施加电压Vread，电压Vread大小为1V5V;(2)在非选中字线和非选中位线上施加动态偏置电压Veq，Veq电压的初始值为零；(3)采样流入所选择位线上的电流，如果该电流不为零，则将电压Veq加上一个小的步进值AVeq，重复第(2)步；如果该电流接近于零，则继续下一步；这里一般取AVeq为0.01V0.05V;(4)对电压Veq产生一个小的偏移量，施加到非选中字线和非选中位线；这个偏移量的大小一般为0.1V0.2V;(5)根据流入位线上的电流来判断所选择的存储单元的状态。本发明提出了一种设计交叉型电阻转换存储器的方案。这种方案可以应用于两态阻值相差很大的电阻转换存储单元。图1采用1T1R(—个选通器件和一个存储电阻)单元结构的存储阵列。图2交叉型电阻转换存储阵列。图3交叉型电阻转换存储阵列中的寄生漏电流通路图4交叉型电阻转换存储器的外围电路图。图5交叉型电阻转换存储阵列的读操作箝位偏置方案。图6交叉型电阻转换存储阵列的读操作实施图。图7交叉型电阻转换存储阵列读操作信号噪声仿真图。图8交叉型电阻转换存储阵列的动态偏置产生算法。图9交叉型电阻转换存储阵列的动态偏置产生电路的逻辑框图。图10产生动态偏置电压的一种实施方案。图11使用动态偏置方案的交叉型电阻转换存储阵列的读操作电流仿真。具体实施方式下文结合图示及参考实施例更具体地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。应当理解，当称一个元件在"另一个元件上"或"在另一个元件上延伸"时，这个元件可以直接在"另一个元件上"或直接"在另一个元件上延伸"，或也可能存在插入元件。相反，当称一个元件"直接在另一个元件上"或"直接在另一个元件上延伸"时，不存在插入元件。当称一个元件与"另一个元件连接"或"与另一个元件耦接"时，这个元件可以直接连接或耦接到另一个元件，也可以存在插入元件。相反，当称一个元件直接与"另一个元件连接"或直接"与另一个元件耦接"时，不存在插入元件。图1示出了采用1T1R单元结构的电阻转换存储阵列。存储单元由一个可编程的电阻120和1个选通器件100构成。选通器件100可以是如图所示的二极管，也可以是MOS管、双极性晶体管等具有开关作用的器件。在这种存储阵列中，存储单元之间通过选通器件可以相互隔离开来，从而减少了单元之间的干扰。例如在操作120时，只有选通器件100是导通的，其余的选通器件都是关断的，那么就只有存储电阻120才能够被外加的电信号所作用。图2示出了交叉型(cross-point)的阻性转换存储单元阵列。存储单元120连接在金属导线200和210之间。金属导线(200201)和金属导线(210-213)交叉的地方定位一个存储单元。以操作存储单元120为例，需要在金属导线200和210上施加不同的电压信号，两个电信号同时作用，就可以对其进行相应的操作。对于阵列中不需要操作的单元(如121),希望其不受电信号的影响，保存原来的状态。然而由于这些阻性的存储单元构成一个电阻性的网络，其中存在着一些寄生漏电流的通路。寄生漏电流会使存储器的性能严重下降，甚至产生错误的操作，可以表现为:l)误读出，因为漏电流的影响，使另灵敏发达器不能正确区分存储电阻的状态；2)误写入，漏电流对未选中的单元进行作用，使其状态发生不希望的翻转。图3示出了在交叉型的存储阵列中可能会存在的寄生漏电流通路。存储单元300是需要操作的单元，在相应的金属导线311上施加驱动电压330，同时将金属导线321接地。此时，存储单元300两端的电压大小等于驱动电压。然而在这个阻性网络中，存在着从3U到321的寄生电流通路，如虚线350所示。这条寄生通路经过电阻300、导线320、电阻302、电阻303—直到通过导线321流向地。假设选择的存储电阻300为高阻，而不幸的是电阻301、302、303均为低阻，那么这个漏电流对操作电流的影响非常大，甚至会影响正常的工作。如果对300施加的是读操作，那么所得到的电流实际上是流过300的电流和漏电流之和，从而不能表示300的电阻状态。如果对300施加的是写操作，但是存储电阻301302也会通过较大的电流或者电压信号，从而使它们的状态发生偏转。图4示出了交叉型阵列存储器的系统电路图。450453为构成存储阵列的电阻转换型存储单元，它们受到字线电路(400、401)和位线电路(420、421)的同时作用。其中字线电路(400、401)的作用是根据行地址输入。选择需要操作的行，并且对不需要操作的行提供偏置Veq(410、411)。位线电路(421、422)是根据列地址输入选择需要操作的列，根据数据输入选择需要加在选择位线上的电信号。灵敏放大器440用于读出所选择的电阻存储单元的电阻状态。由于在交叉型存储阵列中会有比较大的漏电流，所以灵敏放大器必须能够消除漏电流的影响。图5示出对于交叉型存储阵列读操作的偏置方案。VBLsd500是对选择位线施加的电压偏置，VWLsel510是对选择字线的电压偏置，等于地电位。对非选择的位线施加的电压偏置是Veqb(520524),对非选择的字线施加的电压偏置为Veqw(511514)。从图中可知，选择操作的存储电阻上所加的电压信号等于Vblse1500,而对于在非选择位线和选中字线交叉点上的存储电阻两端的电压信号等于Veqb。阵列中的其他存储电阻两端的电压信号则等于(Veqb-Veqw)。电阻转换型存储单元的读操作，是通过施加一定的电压在存储单元上，然后区分其电流的大小，所以要尽量减少漏电流对信号电流的影响。理想的一种偏置方式是选择Veqw=Veqb=VBLSel。在这种情况下，理论上从选择位线上流过的电流等于流过选中的存储电阻的电流，在选中字线和非选中字线交叉处的存储电阻也有电流流过，但是不影响读出的信号电流。其他在非选中字线和非选中位线交叉处的存储电阻则没有电流流过，因为它们的两端被箝制在相等的电位上。然而由于在阵列中，寄生通路是随着各个存储单元的阻值变化的，并且由于开关管的参数的不匹配，以及位线电阻等原因，一个固定的Veq并不能很好的起到嵌位的作用，所以在本专利中提出了产生动态Veq的思想，使Veq可以根据电阻网络情况和施加的操作电压进行动态的自我调整，尽可能地减少漏电流的影响。图6示出了交叉型存储器的读出方案。600为箝位电压，它的作用是限制漏电流的大小。610为需要读出的存储电阻，它的两端连接在金属导线632和643上。通过金属导线632和643共同作用来进行选择。金属导线632上加一定的电压，而金属导线643接地，于是就形成了由632到643的通路。读出电流从金属导线632,经过存储电阻610，然后流到地。灵敏放大器通过感知流入632的电流，来判断选择的存储单元的电阻状态。在本方案中的开关(如620)，可以用N型的MOS管代替，为了满足其具有较小的导通电阻，选择其具有较大的宽长比。Veq(600)是嵌位电压，它使未选通的字线(如640)和未选通的位线(如630)偏置在相等的电位。如果加在金属导线632上的电压偏置一定，那么流入它的电流是随着Veq变化的。图7示出了对于图6中256X16的交叉型阵列读操作的仿真结果。在仿真中，我们采用了这样的参数低阻态电阻为2k，高阻态电阻为100k。由于低阻态的阻值较低，所以会有比较多的寄生漏电流支路。我们仿真了两种情况下的漏电流情况，分别是1)漏电流最大的情况，即所有未选择的存储单元都处于低阻态；2)漏电流最小的情况，即所有未选择的存储单元都位于高阻态。在这两种情况下。我们又分别仿真了选择的单元是高阻态和第阻态的情况。曲线800和810表示了在情况1下，流入所选择位线和所选择存储电阻的电流随Veq的变化情况。曲线840表示了信号噪声比，即实际流过存储电阻的电流和漏电流之比。从图中可以得到这样的规律，信号噪声比随着Veq的增大而增大，在某一值时达到最大值。这个值接近所选择位线上的读电压。同时我们还发现，流入所选择位线的电流随着Veq的增大而减小，而信噪比最大的Veq的值很接近使流入所选择位线的电流为O时的Veq的值。下面再简单介绍一下其他几条曲线的含义。801、811，841对应的是情况1小所选择存储单元是低阻的情况。802，812，842对应的是情况2下所选择存储单元是高阻的情况，而803，813，843对应的是存储电阻为低阻的情况。图8示出了产生动态Veq的基本算法。根据图7的仿真结果，我们得出了这样的结论，如果能够提供适合的Veq，能够使信号噪声比达到较大的值，从而可以分辨出高阻和低阻的差别，而最小化漏电流的影响。算法描述如下(1)在存储阵列选择的位线上施加电压Vread，Vread大小位于1V5V之间；(2)在非选中字线和非选中位线上施加动态偏置电压V叫，Veq电压的初始值为零；(3)采样流入所选择位线上的电流，如果该电流不为零，则将电压Veq加上一个小的步进值AVeq，重复第二步；如果该电流接近于零，则继续下一步；这里一般取AVeq为0.01V0.05V;(4)对电压Veq产生一个小的偏移量，施加到非选中字线和非选中位线；这个偏移量的大小一般为0.1V0.2V;(5)根据流入位线上的电流来判断所选择的存储单元的状态。图9示出了产生动态Veq的电路逻辑框图。一个读电压产生模块卯0的输出端同电流采样模块卯l相连，同时后者的输出连接到动态电压Veq产生模块902，通路选择开关Sl或S2的一端与动态电压Veq产生模块的输出相连，另一端与电流采样模块901相连。通过下面我们对各个电路模块进行分析。模块900是读电压模块，产生的电压作用于选择的位线。读电压会使电流流入所选择的位线，电流采样模块901对这个电流信号进行采样。采样产生的信号作为模块902的输入，模块902根据这一信号产生偏置电压Veq。偏置电压Veq的变化又会影响流入所选择位线电流的大小。当这个环路达到平衡的时候，偏置电压Veq会使流入所选择位线的电流达到一个很小的值，此时我们称该偏置电压Veq是平衡电压Veq。当找到这个平衡点的时候，我们将偏置电压Veq进行一个小的偏移，然后再读出流入位线的电流值。图10示出了产生动态偏置的一个实施电路图。一个大小为几欧姆到几百欧姆(如5欧姆一500欧姆)的采样电阻1000串联在位线上，其一端与读电压产生模块相连，另一端与选择操作的位线相连。同时，采样电阻1000的两端分别连接到MOS管1040a和1040b的源端(或漏端)，MOS管1040a和1040b的漏端(或源端)则连接到放大器1010的正反两个输入端，它们的栅极则连接到控制信号1020。放大器1010的输出连接到PMOS管1030的栅极，PMOS管的漏端同电阻1031相连，同时连接到三极管1032的基极和集电极，三极管1032的发射极连接到电阻1033。MOS管1041a的源端(或漏端)连接到三极管1032的集电极，MOS管1041b的源端(或漏端)连接到三极管1032的发射极。MOS管1041a和1041b的栅极连接到控制信号1021。其工作原理是读电流通过Rsample1000进行采样，然后Rsample两端的电位通过Sl和S2输入到Ampl，该两点的电荷存储在CI(1050_a)，C2(1050一b)中，用于在Sl(1040一a)，S2(1040—b)g关断后保持放大器两个输入端的电压差。在进行偏置电压Veq平衡点寻找的过程中，S3导通。当达到平衡时，产生的Veq使读出电流趋向于0，因为当流过Rsample的电流越大，则放大器Ampl(1010)输出端电位越高，则流过R1的电流越小，那么输出电压Veq也就越小。反之流过Rsample的电流越大，则输出电压Veq就越高。因为放大器的放大倍数很大(100db)，那么可以使流过Rsample的电流保持在一个很小的值。当控制信号①(1020)为低电平时，Sl，S2，S3截至，S4导通，这时候Veq比平衡时候偏移0.1V0.2V，这个偏移量可以用一个工作于深饱和区的三极管得到。此时动态偏置电压Veq通过S4选通输出。当这个偏置电压Veq施加到存储阵列的时候，读电流必然会增大，但是此时的信号噪声比为最佳值或者接近最佳值，因为可以正确读出选择存储单元的电阻状态。图11示出了对实施电路的仿真结果。图ll(a)示出了偏置电压Veq的变化，即由平衡点电平(1100)通过电平偏移得到读出操作偏置电平1101。图(b)示出了读出电流1120和流过存储单元的电流1121随Veq的变化情况。当Veq偏移前，两个电流都很小，趋于0。当Veq发生偏移，得到有效的读出电流。可以看到1120为5.3pA，而1121为0.7pA,信号噪声比为7，接近最佳情况，可以正确区分存储电阻的状态。参考文献[1]J.Maimon，E.Spall,R.Quinn,S.Schnur,"Chalcogenide-basednonvolatilememorytechnology",尸roceW"gso/^emypaceCow/ere"ce,p.2289,2001.[2]C.Y.Liu，RH.Wu,A.Wang,W.Y.Jang,J,C.Young,K.Y.Chiu，andT,YTseng,"Bistableresistiveswitchingofasputter-depositedCr-dopedSrZr03memoryfilm",￡!DZvol.26,p,351，2005.[3]J.R.Contreras,H.Kohlstedt,U.Pooppe,R.Waser，C.Buchal,andN.A.Pertsev，"Resistiveswitchinginmetal-ferroelectric-metaljunctions",^p//./Vy/s.ie".vol,83，p.4595,2003.[4]A.Asamitsu，Y,Tomioka，H.Kuwahara，andY,Tokura,"Currentswitchingofresistivestatesinmagnetoresistivemanganites，，,Atowre(Xo"fito;^vol.388,p.50,1997.[5]I.G.Baek,M.S.Lee，S.Seo,M丄Lee，D.H,Seo，.S.Suh,J.C.Park,S.O.Park,H.S.Kim,I.K.Yoo，U-InChung,andJ.T.Moon,"Highlyscalablenon-volatileresistivememoryusingsimplebinaryoxidedrivenbyasymmetricunipolarvoltagepulses",/EDTWTec/z.Z%.p.587(2004).[6]L.RMa,J丄iu,andY.Yang,"Organicelectricalbistabledevicesandrewriteablememorycells",尸/y;s.vol.80,p.2997,2002;L.D.Bozano，B,W.Kean，V.R.Deline,J.R.Salem,andJ.C.Scott,"Mechanismforbistabilityinorganicmemoryelements",jp//.vol.84,p.607,2004.[7]WReohr,HHonigschmid，RRobertazziect."Memoriesoftomorrow",IEEEcircuitsanddevicesmagazine[8755-3996]Reohryr:2002vol:18iss:5pg:17[8]YCChen,CFChen,SHChen,CTChen,ect"ANewThinFilm,Cross-pointNon-volatilememoryusingthresholdswitchingpropertiesofphasechangeChalcognide"，SSIC2004.Proceedings.Vol.l,p.685-690权利要求1、一种对交叉型存储阵列提供动态电压偏置的方法，其特征在于包括采用动态偏置的交叉型存储阵列，和产生动态偏置电压算法的两个部分；这个算法通过操作时对流入存储阵列选择位线的电流进行采样，根据所采样的信号来产生动态的偏置。2、根据权利要求1所述的对交叉型存储阵列的动态电压偏置方法，其特征在于所述的产生动态偏置电压算法的具体步骤如下(1)首先在存储阵列选择的位线上施加电压Vread，电压Vread大小为1V5V;(2)在非选中字线和非选中位线上施加动态偏置电压Veq，电压Veq的初始值为零；(3)采样流入所选择位线上的电流，如果该电流不为零，则将电压Veq加上一个小的步进值AVeq，重复第(2)步；如果该电流接近于零，则继续下一步；这里取AVeq为0.01V0.05V;(4)对电压Veq产生一个小的偏移量，施加到非选中字线和非选中位线；这个偏移量的大小为0.1V-0.2V;(5)根据流入位线上的电流来判断所选择的存储单元的状态。3、一种如权利要求1所述对交叉型存储阵列的动态电压偏置方法的实现电路，其特征在于由读电压产生模块、电流采样模块、动态电压产生Veq模和通路选择开关Sl和S2组成；其中读电压产生模块输出端同电流采样模块相连，同时后者的输出连接到动态电压Veq产生模块，通路选择开关Sl或S2的一端与动态电压Veq产生模块的输出相连，另一端与电流采样模块相连。4、根据权利要求3所述的实现电路，其特征在于采样电阻串联在位线上，其一端与读电压产生模块相连，另一端与选择操作的位线相连；同时，采样电阻的两端分别连接到两个MOS管的源端或漏端，两个MOS管的漏端或源端则连接到放大器的正反两个输入端，它们的栅极则连接到一个控制信号。放大器的输出连接到一个PMOS管的栅极，PMOS管的漏端同一个电阻相连，同时连接到一个三极管的基极和集电极，三极管的发射极连接到电阻，一个MOS管的源端或漏端连接到上述三极管的集电极，另一个MOS管的源端或漏端连接到上述三极管的发射极；上述两个MOS管的栅极连接到一个控制信号。全文摘要本发明属于集成电路
技术领域：
，具体为对交叉型电阻转换型存储单元阵列提供动态偏置电压的方法。交叉型存储阵列依靠交叉的两条金属导线上施加的电信号进行选择操作。本发明设计了一种能够根据阵列的电阻分布情况以及外加操作信号的不同来动态产生对其他非操作的金属线对上施加的电压偏置，使高低两个阻态有较大比值的电阻转换型存储单元的交叉型阵列能够可靠工作。文档编号G11C5/14GK101325084SQ20071004564公开日2008年12月17日申请日期2007年9月6日优先权日2007年9月6日发明者丁益青,欣刘,林殷茵申请人:复旦大学