专利名称：存储器与抑制存储器漏电流能量损耗的方法
技术领域：
本发明有关于一种存储器技术，用以抑制存储器中因为漏电流(cur r entleakage)所产生的能量消耗。
背景技术：
图l表示传统的存储器结构。如图所示，此传统存储器中所采用的存储器单元102各自包括串接的一存储元件104与一晶体管106。此说明例以相变型存储元件(phase change storage element)实现存储元件104。位线BL的导通状态由所对应的位线选取器108控制。在该位线选取器108令该位线BL导通的状态下，电流发生器110所产生的控制电流I将传递至该位线BL;此时，若该位线BL所连接的存储器单元中有存储器单元的晶体管为导通状态，该控制电流I将流入该存储器单元的存储元件控制其组态。以相变型存储元件为例，随着该控制电流I的不同，相变型存储元件(104)将于一读取模式、 一晶态化模式、以及一非晶态化模式间切换。通过晶态化与非晶态化的操作，相变型存储元件于一低电阻值状态与一高电阻值状态间切换，可用来代表二元运算中的'0，与T 。
该电流发生器110在存储器不作用的状况下理应不产生电流。但现今半导体多半存在漏电流；因此，在存储器不作用的状态下，该电流发生器110
并非全然关断(控制电流I不为零)并且存储器所使用到的晶体管装置也并非全然不导通。在存储器不作用的状态下，半导体中所存在的漏电流将造成可观的能量损耗。
因此，本发明领域需要一种存储器得以有效抑制上述漏电流所造成的能量损耗。
发明内容
本发明提供一种存储器，包括一电流发生器、 一位线、 一存储器单元、以及一漏电流抑制电路。该电流发生器产生一控制电流。该位线耦接该电流发生器与该存储器单元，由一位线选取器控制其导通状态。该存储器单元包括串接的 一 晶体管与 一存储元件。该晶体管的导通状态由 一字线上的信号控制。该晶体管导通时，该控制电流负责决定该存储元件的组态。该漏电流抑制电路于该存储器不作用时令该晶体管上的一电压趋近零。
本发明更提供一种抑制存储器漏电流能量损耗的方法，用以于一存储器
不作用时令该存储器内各存储器单元的一晶体管上的一电压趋近零；其中，上述晶体管的导通状态与所属的存储器单元的导通状态有关。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出数个实施例，并配合附图详细说明。
图l表示传统的存储器结构；
图2表示本发明的存储器的一种实施方式；
图3表示本发明的存储器的另一种实施方式；以及
图4为一流程图，描述本发明抑制存储器漏电流能量损耗的方法。
附图符号说明102-存储器单元；106-晶体管；110-电流发生器；204-存储元件；208-电流发生器；212-漏电流抑制电路216-第一传输门;302-漏电流抑制电路BL-位线；GND-4妻i也端；
104-存储元件；
108-位线选取器；202-存储器单元；206-晶体管；210-位线选取器；214-触发器；218-第二传输门；
304-n型金属氧化物半导体晶体管；EN-启用信号；I-控制电流；
SELON-SELMN、 SELOP-SELMP-位线控制信号；
t,-第一节点； t2-第二节点；
V-晶体管上的电压；
Vc、 Vp -电流发生器控制信号；V -电压源；以及
WLO-WLN-字线信号
具体实施例方式
图2表示本发明的存储器的一种实施方式。如图所示，该存储器所采用 的存储器单元202包括串接的一存储元件204与一晶体管206。该晶体管206 的导通状态由一字线上的信号(乳O)控制。电流发生器208负责产生一控制电 流I。位线选取器210负责控制位线BL的导通状态。在位线BL与晶体管206 皆为导通的状态下，该电流发生器208所输出的电流流经该存储元件204以 控制其组态。为了抑制存储器于不作用状态下的漏电流耗能，本实施例以一 漏电流抑制电路212控制该晶体管206上的一电压V,令该电压V于存储器 不作用的状态下逼近零。
如图2所示，此实施方式以一n型金属氧化物半导体晶体管实现该晶体 管206，上述电压V即该n型金属氧化物半导体晶体管的漏源极压降。由于n 型金属氧化物半导体晶体管于漏源极压降逼近零时所流经的电流值趋近于零 (参考n型金属氧化物半导体晶体管的漏极电流公式)，故本实施例所公开的 漏电流抑制电路212将于存储器不作用时令该电压V逼近零，以强制流经该 晶体管206的漏电流逼近零安培，大幅降低漏电流耗能。
参考图2所述的实施方式，该晶体管206的第一端与第二端分别为n型 金属氧化物半导体晶体管的漏极与源极。该晶体管206的第二端耦接一接地 端。该漏电流抑制电路212耦接该电流发生器208至一电压源V。d或一接地端 GND。该存储器作用时，该电流抑制电路212将该电流发生器208耦接至该电 流源VDD。该电流源V。。将驱动该电流发生器208正常运作，输出该控制电流I。 该存储器不作用时，该漏电流抑制电路212将该电流发生器208切换成耦接 接地端GND。如图所示，该操作将令该晶体管206的第一端电位逼近零，使 该电压V逼近零，该晶体管的漏电流趋近零；所以，当存储器不作用时，漏 电流耗能将大幅降低。
在此实施方式中，该漏电流抑制电路212包括一触发器214、 一第一传 输门216、以及一第二传输门218。该触发器214负责接收一启用信号EN并 且输出该启用信号EN的反相信号至一第一节点t,。该第一传输门216耦接于 接地端GND与该电流发生器208之间，具有一第一控制端接收该启用信号EN、一第二控制端耦接该第一节点tu该第二传输门218耦接于该电压源V。。与该 电流发生器208之间，具有一第一控制端耦接该第一节点L、 一第二控制端 接收该启用信号EN。其中，该启用信号EN于该存储器作用时为高电平、于 该存储器不作用时为低电平。如图所示，该存储器作用时(该启用信号EN为 高电平)，该第一传输门216不导通并且该第二传输门218导通，该电流发生 器208经该第二传输门218耦接该电压源VDD;该存储器不作用时(该启用信 号EN为低电平)，该第一传输门216导通并且该第二传输门218不导通，该 电流发生器208转而经该第一传输门216耦接至接地端GND。
任何与该漏电流抑制电路212等效的电路皆可用来取代该漏电流抑制电 路212。此外，图中所示的存储器单元202、电流发生器208、以及字线选取 器210亦可以其他等效电路代替。
图3表示本发明的存储器的另一种实施方式，其中本实施例的漏电流抑 制电路以电路302实现。该漏电流抑制电路302耦接一第二节点t2。该第二 节点t2位于该电流发生器208与该位线BL之间。该存储器不作用时，该漏电 流抑制电路302令该位线BL由耦接该电流发生器208转而耦接至接地端GND。
图3的实施方式以一 n型金属氧化物半导体晶体管304实现该漏电流抑 制电路302。该n型金属氧化物半导体晶体管304的漏极与源极分别耦接该 第二节点h与接地端GND;并且其栅极由一启用信号EN控制。在此实施方式 中，该启用信号EN于该存储器作用时为低电平，不导通该n型金属氧化物半 导体晶体管304;于该存储器不作用时启用信号EN为高电平，导通该n型金 属氧化物半导体晶体管304。因此，该存储器作用时，该电压源V叫驱动该电 流发生器208正常运作；于该存储器不作用时，该位线BL切换成经该漏电流 抑制电路302耦接至接地端GND。该操作将令该晶体管206的第一端电位逼 近零，使该电压V逼近零，该晶体管的漏电流趋近零；所以，当存储器不作 用时，漏电流耗能将大幅降低。
任何与该漏电流抑制电路302等效的电路皆可用来取代该漏电流抑制电 路302。此外，图中所示的存储器单元202、电流发生器208、以及字线选取 器210亦可以其他等效电路代替。
图2与图3的实施例所采用的存储元件204为相变型存储元件。本发明
件作为存储元件的存储器。本发明还公开一种抑制存储器漏电流能量损耗的方法；图4为其一种实 施方式的流程图。步骤S402判断一存储器是否作用。当该存储器不作用时， 实行步骤S404,令该存储器内各存储器单元的一晶体管上的一电压趋近零。 其中，上述晶体管的导通状态与所属的存储器单元的导通状态有关。上述电 与所属的晶体管的电流有关，该电压愈低则晶体管所流经的电流愈低。
由于存储器不作用时上述晶体管上的电压被控制逼近零，导致流经上述 晶体管的漏电流逼近零，可大幅降低漏电流耗能。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明。任何 所属技术领域中的普通技术人员，在不脱离本发明的精神和范围的情况下， 可进行各种更动与修改。因此，本发明的保护范围以所提出的权利要求的范 围为准。
权利要求
1. 一种存储器，包括一电流发生器，产生一控制电流；一位线，其导通状态由一位线选取器控制，耦接该电流发生器；一存储器单元，耦接该位线，其中包括串接的一晶体管与一存储元件；该晶体管的导通状态由一字线上的信号控制；该存储元件的组态由该控制电流控制；以及一漏电流抑制电路，于该存储器不作用时令该晶体管上的一电压趋近零。
2. 如权利要求1所述的存储器，其中经由该字线所输入的电流自该晶体 管的一第 一端流向该晶体管的 一第二端。
3. 如权利要求2所述的存储器，其中该第二端耦接一接地端。
4. 如权利要求3所述的存储器，其中该漏电流抑制电路耦接该电流发生 器至一电压源或该接地端。
5. 如权利要求4所述的存储器，其中该漏电流抑制电路于该存储器作用 时耦接电流发生器至该电压源以正常驱动该电流发生器，并且于该存储器不 作用时切换成耦接该电流发生器至该接地端。
6. 如权利要求5所述的存储器，其中该漏电流抑制电路包括 一触发器，接收一启用信号并且输出该启用信号的反相信号至一第一节点；一第一传输门，耦接于该接地端与该电流发生器之间，具有一第一控制 端接收该启用信号、 一第二控制端耦接该第一节点；以及一第二传输门，耦接于该电压源与该电流发生器之间，具有一第一控制 端耦接该第一节点、 一第二控制端接收该启用信号；其中，该启用信号于该存储器作用时为高电平、于该存储器不作用时为 低电平。
7. 如权利要求4所述的存储器，其中该漏电流抑制电路耦接位于该电流 发生器与该位线之间的一第二节点，用以于该存储器不作用时将该位线由耦 接该电流发生器转而耦接该接地端。
8. 如权利要求7所述的存储器，其中该漏电流抑制电路包括一晶体管， 具有一第一端耦接该第二节点、 一第二端耦接该接地端、以及一控制端由一启用信号控制；其中该启用信号于该存储器作用时不导通该晶体管、于该存 储器不作用时导通该晶体管。
9. 如权利要求1所述的存储器，其中该存储元件为相变型存储元件。
10. —种抑制存储器漏电流能量损耗的方法，包括 判断一存储器是否在作用；以及于该存储器不作用时令该存储器内各存储器单元的一晶体管上的一电压 趋近零；其中，上述晶体管的导通状态与所属的存储器单元的导通状态有关。
全文摘要
本发明提供一种存储器，包括一电流发生器、一位线、一存储器单元、以及一漏电流抑制电路。该电流发生器负责产生一控制电流。该位线耦接该电流发生器与该存储器单元，由一位线选取器控制其导通状态。该存储器单元包括串接的一晶体管与一存储元件。该晶体管的导通状态由一字线上的信号控制。该晶体管导通时，该控制电流负责决定该存储元件的组态。该漏电流抑制电路将于该存储器不作用时令该晶体管上的一电压趋近零。
文档编号G11C7/00GK101504863SQ200810004868
公开日2009年8月12日 申请日期2008年2月5日 优先权日2008年2月5日
发明者林文斌, 林烈萩, 江培嘉, 许世玄 申请人:财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司