虚拟电子熔丝装置和方法

专利名称：虚拟电子熔丝装置和方法
技术领域：
本发明总体涉及电子熔丝，更具体而言，涉及用于编程电子装置中的 电子熔丝的装置和方法。
背景技术：
现代电子装置通常包括用于在完成半导体掩模和构造过程之后的最终 结构中的电子熔丝。这些电子熔丝通常用于定制电子装置或者用于校正半 导体制造缺陷。例如，如处理器之类的集成电路可包括存储数字信息的多个电子熔丝。每个电子熔丝可以存储逻辑0或逻辑1，这根据熔丝是表现未熔断状态还是熔断状态而定。编程机构将高电流通过多晶硅电子熔丝，从而将熔丝的电阻从大约100欧姆(未熔断状态)的低电阻永久变化到大 约5K欧姆的高电阻。该动作有效地"熔断该熔丝"。"熔断熔丝"是在编程机构将高电流通过其中之后表现高电阻的电子 熔丝。"未熔断熔丝，，是仍然表现低电阻的电子熔丝。编程机构通过熔断 或不熔断电子熔丝库中的各熔丝从而将数字信息存储到电子熔丝库中。表 现低电阻的未熔断熔丝可以对应于逻辑^<或0。表现高电阻的熔断熔丝可 以对应于逻辑高或l。该逻辑约定是可逆的。一旦编程机构将数字信息存储到电子装置的电子熔丝库中，则该存储 是永久性的或者非易失性的。通常非易失性存储数字信息是所希望的。然 而，当希望改变或者更新非易失性电子熔丝库中的数字信息时会带来若干 问题。例如，处理器制造商会将最终结构信息存储到处理器的熔丝库中。 在利用最终结构信息制造大量处理器以及编程熔丝库之后，未预期的工程 变化会需要处理器包括不同的最终结构信息。在这些情况下，由于没有机构来更新最终结构信息，所以，存储了原始最终结构信息的这些处理器;f艮 可能会不幸成为废品。显然，不希望将大量昂贵的装置变成废品。发明内容希望获得解决上述问题的方法和装置。因此，在一个实施例中，公开了一种用于改变虛拟电子熔丝(VEF) 的状态的方法。该方法包括提供多个实际电子熔丝(REF),它们一起形 成VEF， VEF中的每个REF最初表现未熔断状态。该方法还包括通过熔 丝编程器熔断VEF中多个REF中的一些REF。该方法还包括通过VEF 中的检测器来检测在VEF中熔断奇数个REF，从而表示VEF表现虚拟熔 断状态和虛拟未熔断状态之一。该检测器还检测在VEF中熔断偶数个 REF，从而表示VEF表现虛拟熔断状态和虛拟未熔断状态中另一种状态。在另一个实施例中，公开了一种虚拟电子熔丝(VEF),它包括多个 实际电子熔丝(REF)。该VEF还包括耦合到多个REF的输入，其接收 命令信号以熔断一些REF，从而提供多个熔断REF。该VEF还包括耦合 到多个REF的检测器，当溶断REF的数量为偶数时，该检测器表示VEF 的虛拟熔断状态和虚拟未熔断状态之一。当熔断REF的数量为奇数时，该 检测器表示虚拟熔断状态和虛拟未熔断状态中另 一种状态。


附图示出本发明的仅仅示例性的实施例，因此不限制本发明的范围，这是因为本发明的构思可以自身演绎出其他等效实施例。 图1示出公开的虚拟电子熔丝的一个实施例的框图； 图2是公开的虚拟电子熔丝的另一个实施例的框图； 图3是示出公开的电子熔丝的部件的状态的状态表； 图4是示出公开的VEF采用的一个方法实施例的流程图；图5A是采用虚拟电子熔丝阵列的电子装置的框图；图5B是示出将信息存储到图5A的电子装置的方法的流程图；图6是采用公开的虛拟电子熔丝阵列来存储信息的信息处理系统 (IHS)的框图；图7A-7E是采用共享地址池的公开的虛拟电子熔丝系统的另一个实 施例的框图；图8是示出图7A-7E的虛拟电子熔丝系统采用的一个方法实施例的 流禾呈图；以及图9是图7A-7E的虛拟电子熔丝系统的大致框图。
具体实施方式
图1示出虚拟电子熔丝(VEF) 100的框图，它包括多个实际电子熔 丝(REF)，例如一个实施例中的实际电子熔丝101和102。实际电子熔 丝(REF)是表现未熔断或熔断状态的物理电子熔丝装置。在未熔断状态， REF表现低阻抗，而在熔断状态，REF表现高阻抗。 一种实际电子熔丝是 IBM公司生产的"eFUSE"电子熔丝(eFUSE是IBM公司的商标)。公 开的虛拟电子熔丝100可包括若干实际电子熔丝，例如图l所示的代表性 实际电子熔丝101和102。在一个实施例中，公开的虛拟电子熔丝(VEF) 可一次或多次将状态从"虚拟未熔断状态，，变化到"虛拟熔断状态"或者 从"虚拟熔断状态"变化到"虚拟未熔断状态"。熔丝编程器110耦合到所示的虛拟电子熔丝(VEF )100的输入端100A 和IOOB。熔断电路和检测电路分别耦合到每个实际电子熔丝(REF) 101 和102。更具体而言，熔断电路111耦合在VEF输入100A和REF101之 间。检测电路121耦合在REF101的输出和奇粉偶数检测器125的一个输 入之间。类似，现在参照实际电子熔丝(REF) 102，熔断电路112耦合在 熔丝编程器110和REF102之间。检测电路122耦合在REF102和奇lfc/ 偶数检测器125的剩余输入之间。实际电子熔丝(REF) 101结合熔断电路111和检测电路121形成熔 丝组件131。REF102结合熔断电路112和检测电路122形成熔丝组件132。 当熔丝编程器110通it^送命令信号从而指示熔断电路111来熔断实际电子熔丝(REF) 101时，则虛拟电子熔丝(VEF) IOO表现"有效熔断状态" 或"虚拟熔断状态"。术语"有效熔断状态，，和"虚拟熔断状态"可互换。 利用这样熔断的一个REF,也就是REF101，奇lt/偶数检测器125检测到 VEF100目前包括奇数个熔断熔丝。响应于该确定，检测器125在VEF输 出端100C产生虚拟熔丝输出信号，从而表示VEF表现"虛拟熔断状态"。 即使虚拟电子熔丝(VEF) 100现在表现"虚拟溶断状态，，，它也可 以将VEF100返回到"虛拟未熔断状态"。为了实现这个目的，编程器110 通过发送命令信号指示熔断电路112熔断REF102来熔断实际电子熔丝 (REF) 102。因此，两个REF现在表现熔断状态，也就是REF101和 REF102。响应于此，检测器125检测到偶数个电子熔丝当前在虛拟电子熔 丝(VEF) IOO表现熔断状态。在这种情况下，检测器125在VEF输出端 100C产生虚拟熔丝输出信号，表示VEF100现在表现"虚拟未熔断状态"。 通过这种方式，虛拟电子熔丝(VEF) 100有效返回到未熔断状态。虽然 在该示例中VEF100的两个实际电子熔丝(REF) 4吏得熔丝可以有效或虛 拟返回到未熔断状态一次，但是VEF的其他实施例还可以包括更多REF 以使得熔丝可以从熔断状态返回到未熔断状态多次。换言之，VEF可以使 得状态从虛拟未熔断状态变化到虛拟熔断状态，回到虚拟未熔断状态，然 后回到虚拟熔断状态，依此类推多次，只要VEF中的REF的数量允许。
在图1的虛拟电子熔丝(VEF) 100中，熔断电路111是常规熔断电 路。当将预定量的电流施加到熔丝时，熔断电路促使电子熔丝例如多晶硅 电子熔丝的状态从未熔断变化到熔断。熔断电路112类似于熔断电路111。 在VEF100中，检测电路121是常规检测电路。检测电路检测熔丝的未熔 断或熔断状态，并且通过输出表示该状态的信号。检测电路122类似于检 测电路121。
在一个实施例中，奇衡偶数检测器125是比较器电路。如果检测电路 121和122均检测到电子熔丝101和102表现未熔断状态，则检测电路Ul 和122给奇粉偶数检测器125的相应输入端提供逻辑低信号。响应于此， 检测器125发现输入端的信号相同，然后在VEF输出端100C产生虚拟熔丝输出信号，其表示VEF100表现"虛拟未熔断状态"。换言之，如果VEF100 中未熔断REF的数量为偶数，则虛拟熔丝输出端100C的虛拟熔丝输出信 号为逻辑低。然而，如果检测电路121和122检测到REF101和102之一 熔断，而另一个未熔断，则检测器125产生虚拟熔丝输出信号，其表示 VEF100表现"虛拟熔断状态"。在这种情况下，虚拟熔丝输出端100C的 虚拟熔丝输出信号表现逻辑高，从而表示"虛拟熔断状态"。因此检测器 125用作解译器，它检查VEF100中实际电子熔丝(REF ) 101和102的熔 断或未熔断状态，并且响应于此，在100C产生虛拟熔丝输出信号，表示 VEF100的"虛拟熔断状态"或"虚拟未熔断状态"。
回顾一下，在上述内容中，熔丝编程器110将REF101和102之一编 程为熔断状态。检测器125检测REF101和102之一的熔断状态。检测器 125因此确定出奇数个REF表现熔断状态。响应于检测到奇数个熔断实际 熔丝，检测器125在100C改变虛拟熔丝输出信号，从而表示VEF100当 前表现"虚拟熔断状态"。在一些情况下，希望将虚拟熔丝100从"虚拟 熔断状态"返回到"虛拟未熔断状态"。例如，会存在错误从而需要在包 括虛拟电子熔丝IOO的电子装置中进行校正，或者该电子装置需要进一步 定制。为了将虚拟电子熔丝(VEF) 100返回到"虚拟未熔断状态"，编 程器110对实际熔丝101和102的剩余实际电子熔丝进^f亍编程，以4吏得两 个实际熔丝表现熔断状态。在这种情况下，检测电路121和122对检测器 125的对应输入端均提供逻辑高信号。响应于此,检测器125在输出端100C 产生虚拟熔丝输出信号，其表示虚拟电子熔丝100现在表现"虛拟未熔断 状态"。虛拟电子熔丝100的"虚拟未熔断状态"对应于例如REF101和 102的偶数个电子熔丝表现熔断状态。零属于偶数。因此，在该具体示例 中，如果没有一个实际电子熔丝101和102熔断(熔断实际熔丝的数量-零，即为偶数)，或者两个实际电子熔丝101和102都熔断(熔断实际熔 丝的数量=2，即为偶数)，则虚拟电子熔丝IOO表现"虚拟未熔断状态"。 熔丝编程器110和虛拟电子熔丝100 —起形成虚拟熔丝装置150。
图2是乂^开的虚拟电子熔丝(VEF) 200的另一个实施例的框图。尽管图1的VEF100能够表现"虚拟熔断状态"并且一次返回到"虚拟未熔 断状态"，图2的VEF200能够进行若干次从熔断状态到未熔断状态的过 渡以及未熔断状态到熔断状态的过渡。增加VEF200中的实际电子熔丝的 数量可以改进其性能。VEF200可以多次循环，从虛拟未熔断状态到虛拟 熔断状态，回到虚拟未熔断状态，然后再次变成虚拟溶断状态，所述循环 次数为VEF200中REF的数量允许的次数。
虚拟电子熔丝(VEF)200包括实际电子熔丝REF(O)、 REF (1 )、… REF(N)，其中N是实际电子熔丝的总数。VEF200还包括熔断电路BC
(0) 、 BC (1)、…BC (N)，它们耦合到实际电子熔丝REF (0) 、 REF
(1) 、…REF (N)的对应输入端，如图2所示。VEF200还包括检测电 路SC (0) 、 SC (1)、…SC (N)，它们耦合到实际电子熔丝REF (0)、 REF U)、…REF (N)的对应输出端，如图所示。通过类似于图1的电 子熔丝组件131的方式，实际电子熔丝REF (0)耦合到熔断电路BC (0) 和检测电路SC (0),从而形成电子熔丝組件。类似的，剩余的电子熔丝 REF (1)、…REF (N)耦合到对应的熔断电路和检测电路，从而形成 VEF200中的熔丝组件。
图2示出熔丝编程器205,它包括数量等于实际电子熔丝(REF)的 数量也就是N的多个输出端。更具体而言，熔丝编程器205包括耦合到 VEF200的对应熔断电路BC ( 0 ) 、 BC (1)、…BC ( N)的输出端FP ( 0 )、 FP (1)、…FP (N)。通过这种方式，熔丝编程器200可以选择性指示 任意熔断电路BC (0) 、 BC (1)、…BC (N)的任一个来熔断耦合到该 熔断电路的对应实际电子熔丝REF (0) 、 REF (1)、…REF (N)。
VEF200还包括检测信息总线210，它将每个检测电路SC (0) 、 SC (1)、…SC (N)耦合到检测器215和实际熔丝寄存器220。通过这种方 式，检测信息总线210向检测器215和实际熔丝寄存器220提供检测信息， 其表示在VEF200中当前表现熔断状态的实际电子熔丝(REF)的数量。
检测器215解译来自检测电路SC (0) 、 SC (1)、…SC (N)的检 测信息，然后在输出端225产生虚拟熔丝输出信号，其表示VEF200当前是否表现"虛拟熔断状态"或"虚拟未熔断状态，，。在一个实施例中，检
测器215是奇^t/偶数检测器。在这种情况下，当检测器215确定偶数个(0、
2、 4......)实际电子熔丝REF (0) 、 REF (1)、…REF (N)表现实际
未熔断状态时，检测器215产生逻辑低输出信号。在VEF输出端225的该 逻辑低输出信号表示VEF200表现"虛拟未熔断状态，，。然而，当检测器 215确定奇数个(1， 3， 5……)实际电子熔丝REF (0) 、 REF (1)、… REF(N)表现实际熔断状态时，检测器215产生逻辑高输出信号。在VEF 输出端225的该逻辑高输出信号表示VEF200表现"虛拟熔断状态，，。从
过渡的总数等于N,其中在该具体实施例中N>1。
实际溶丝寄存器220包含数量等于VEF200中实际电子熔丝REF( 0 )、 REF (1)、…REF (N)的数量的多个位位置。实际熔丝寄存器225的每 个位对应于相应的实际电子熔丝(REF)，并且表示该REF的状态。例如， 如果实际电子熔丝REF (0)表现"熔断状态"，则寄存器220的位0表 现逻辑高。如果实际电子熔丝REF (3)表现"未熔断状态"，则寄存器 20的位3表现逻辑低。因此实际熔丝寄存器220提供VEF200的各个实际 电子溶丝(REF)的检测状态或数值的路径。该特征可用于系统软件或逻 辑(未示出)，从而确定各个实际电子熔丝REF (0) 、 REF (1)、…REF (N)的当前状态。熔丝编程器205和虛拟电子熔丝200 —起形成虛拟熔 丝系统250。
图3是表示当熔丝编程器205在VEF200的选定实际电子熔丝(REF ) 上执行熔断和未熔断操作时代表性实际电子熔丝REF ( 0 ) 、 REF (1)、… REF (N)的实际状态的状态表。图3还示出VEF200的虛拟输出状态。 更具体而言，图3包括表示熔丝REF ( 0 ) 、 REF (1)、…REF ( N )的 状态的列。图3还包括表示VEF200的多个部件的状态的列305、 310和 315。例如，列305表示检测器215的状态为奇数或偶数。在一个实施例中， 为了进行该确定，检测器215对VEF200中表现逻辑高或熔断状态的实际 电子熔丝(REF)的数量进行计数。例如，如果检测器215确定出0、 2、4、 6…个REF表现逻辑高，则检测器215将此解译为"偶数"，然后在虚 拟电子熔丝(VEF )输出端225产生逻辑低或零。列310示出在该特定"偶 数"情况下，虛拟熔丝输出端225处的二进制值为逻辑零。在输出端225 的逻辑零表示VEF200表现"虛拟未熔断状态"，如列315所示(初始状 态=虚拟未熔断)。然而，如果检测器215确定出1、 3、 5，...个REF表现 逻辑高或熔断状态，则检测器215将此解译为"奇数"，然后在虚拟熔丝 输出端225产生逻辑高。输出端225处的逻辑高表示VEF200表现"虛拟 熔断状态"。
下面讨论当虚拟电子熔丝(VEF) 200进行操作时会出现的四种代表 性情形。情形321表示虛拟电子熔丝(VEF) 200的初始状态，其中所有 实际电子熔丝REF (0) 、 REF (1)、…REF (N)表现未熔断状态，也 就是该具体实施例中的逻辑零。检测器215确定出零个(偶数个)实际熔 丝表现熔断状态，如表示情形321的列305所示。响应于该确定，检测器 215在输出端225产生逻辑低或逻辑零VEF输出信号，如列310所示。这 对应于初始"虚拟未熔断状态"，如图所示示出在用于情形321的列315中。
为了在情形322中将VEF200从初始"虛拟未熔断状态"变化到"虛 拟熔断状态"，编程器205指示熔断电路BC (0)熔断实际电子熔丝REF (0)。然后REF (0)表现逻辑高或者一，如图3的情形3"所示。剩余 的实际电子熔丝REF (1)…REF (N)仍然表现逻辑低或零。因此，检测 器305确定出VEF200具有情形322中的一个熔断熔丝，也就是"奇数" 个熔断熔丝，如列305所示。响应于此，检测器215在225产生用于虚拟 熔丝输出信号的逻辑高或一，如列310所示。这对应于VEF200表现"虚 拟熔断状态"，如列315对情形322的示出。
如上所述，所公开的技术使得VEF200能够返回到"虛拟未熔断状态"。 为了实现这一点，熔丝编程器205指示熔断电路BC (1)熔断实际电子熔 丝REF (1),如情形323所示。因此实际熔丝REF (1 )表现逻辑高或一， 并且实际熔丝REF (0)还仍然表现逻辑高或一，这是因为编程器205之前将它熔断。因此，在这些条件下，检测器305确定出VEF200具有情形 323中的两个熔断实际电子熔丝，也就是"偶数"个熔断REF，如列305 所示。响应于此，检测器215在225产生用于虚拟熔丝输出信号的逻辑低 或零，如列310所示。这对应于VEF200再次表现"虛拟未熔断状态"， 如列315对情形323的示出。因此VEF200有效返回到未熔断状态，也就 是情形323中的"虚拟未熔断状态"。虽然VEF200现在表现"虚拟未熔断状态"，但是仍然可以再次熔断 VEF200。为了实现这一点，熔丝编程器205指示熔断电路BC ( 2 )熔断 实际电子熔丝REF(2)，如图3中情形324所示。因此实际电子熔丝REF(2)表现逻辑高，以及实际电子熔丝REF (0)和REF (1)仍然表现逻 辑高，这是因为编程器205之前将它们熔断。因此，在这些条件下，检测 器305确定VEF200具有情形324中的三个熔断REF，也就是"奇数，，个 熔断REF，如列305所示。响应于此，检测器215在225产生用于虚拟熔 丝输出信号的逻辑高或一，如列310所示。这对应于VEF200再次表现"虚 拟熔断状态，，，如列315对情形324的示出。因此VEF200返回到未熔断 状态，也就是情形324中的"虚拟未熔断状态"。编程器205能够继续有 效熔断和不熔断VEF200,直到VEF200中的所有实际熔丝表现熔断状态。 因此，VEF200存储的或者这种虚拟熔丝阵列存储的信息可以改变多次， 所述次数根据这些VEF包含的实际电子熔丝(REF)的数量而定。图4是代表性VEF200用于将它的状态从"虚拟未熔断"变化到"虚 拟熔断"以及从"虛拟熔断"变化到"虚拟未熔断"的方法的流程图。该 流程图在起始框400开始。根据框405，计数或指数I从I-O开始。指数 I对应于在VEF200中当前熔断实际电子熔丝REF (0) ， REF (1)…REF(N)的数量。最初，根据框410， VEF200中的所有实际电子熔丝(REF) 都表现未熔断状态。因此，指数I最初等于O。判定框415确测定出用户、 电路或其他实体是否指示或命令编程器205改变VEF200的虚拟状态。根 据框420，如果没有这种改变状态的指令，则熔丝编程器205等待这种变 化状态指令。根据框425，当编程器205接收到变化状态指令，则指数I增加1。如果在判定框430指数I超过VEF200中的熔丝的总数N，则没 有实际电子熔丝保持状态变化，并且该过程在终止框435终止。然而，根 据框440,如果在判定框430指数I没有超过熔丝的总数N，则熔断电路 第一次熔断当前实际电子熔丝，也就是熔丝REF( i )或者REF( 1 )， VEF200 熔断它的实际电子熔丝(REF)之一。根据框445，检测器215检测器在 VEF200中当前表现熔断状态的实际熔丝的数量。在VEF200中当前表现 熔断状态的REF的数量对应于当前指数值I。在一个实施例中，判定框450 执行测试以确定出当前熔断的REF的数量是奇数还是偶数。根据框460， 如果VEF200中当前熔断的REF的数量是"奇数"，则检测器225将VEF 输出信号的状态设定为"虚拟熔断状态"。然而，根据框455，如果当前 熔断的熔丝的数量为"偶数"，则检测器225将VEF输出信号的状态设定 为"虚拟未熔断状态"。在每种情况下，在框460或455之后，流程继续 回到判定框415，并且熔丝编程器205在框420再次等待另一个指令来改 变VEF200的状态。在本示例中，其中当前熔断的熔丝的数量等于1，则 熔断实际熔丝的数量为"奇数"。因此，检测器215将虚拟熔丝输出信号 设定为表现"虚拟熔断状态"。当状态变化判定框415接收到另一个指令来改变VEF200的状态，也 就是，现在改变为虛拟"未熔断，，VEF200，则指数I增大到数值2。然后 VEF200熔断实际熔丝REF (2)，它对应于指数值2。因为VEF200中熔 断的REF的数量现在为"偶数，，，则框455现在将VEF输出信号设定为 "虚拟未熔断状态"。可以再次将VEF200的状态改变返回到"虛拟熔断状态"。之后，可 以再次改变VEF200的状态使其回到"虚拟未熔断"状态，只要状态变化 或过渡的数量没有超过N，即VEF200中实际电子熔丝(REF)的数量。 在该说明书中，术语"过渡，，和"状态变化"指将状态从"虛拟未熔断状 态"变化为"虚拟熔断状态"，反之亦然。图5A是电子装置500的框图，所述电子装置500包括存储信息的虛 拟电子熔丝(VEF)阵列505。 VEF阵列505包括多个虚拟电子熔丝200。例如，VEF阵列505包括VEF200 (0) ， 200 (1)，…200 (K)，其中K 是VEF阵列500中的VEF的总数。VEF阵列505的每个VEF存储一位 数字信息。熔丝编程器510耦合到VEF阵列505，从而提供数字信息至 VEF阵列505以便存储。VEF阵列505包括的VEF越多，则VEF阵列 505存储的数字信息量越大。如果K = 7，则VEF阵列505可以存储8位 字。如果K-15，则VEF阵列505可以存储16位字。在一个实施例中， VEF阵列500中的每个虛拟电子熔丝和图2所示的VEF200相同。VEF阵 列505中的每个VEF200可包括大于1的任意数量的REF,这根据这些 VEF所需的更新或虚拟状态变化的数量而定。在一个实施例中，VEF阵歹'J 505中的每个VEF包括相同数量的实际电子熔丝(REF)，从而每个VEF 可更新的次数和该阵列的另一个VEF相同。在另一个实施例中，电子装置 包括虛拟电子熔丝的初步结构，制造商、售卖人或其他实体可以在制造包 括该电子装置的产品的过程中改变该结构。电子装置500不仅包括VEF阵列505，而且还包括其他电子电路515。 例如，电子装置500可包括其他电子电路，例如通用处理器电路、专用处 理器电路、异构处理器电路、数字信号处理器(DSP)电路、逻辑电路、 存储器电路、数字电路、模拟电路、混合信号电路和可以利用VEF阵列 505的信息存储的任何其他电路。VEF阵列505耦合到电子电路515,从 而向电子电路515提供VEF阵列505存储的信息。当其他电子电路515 是处理器电路时，则电子装置500构成处理器。在一个实施例中，电子装 置500是包括半导体晶片520的半导体装置。半导体晶片520包括一起形 成集成电路的VEF阵列505和电子电路515。图5B是电子装置500的操作方法的流程图。该流程在起始框550开 始。然后根据框555,熔丝编程器510通过熔断每个VEF中的选定实际电 子熔丝(REF)而将数字信息存储到VEF阵列505中。例如，在一个示例 中，其中K = 7，则VEF阵列505可以存储8位字。为了将8位字00001111 或者数字信息模式存储到VEF阵列505中，则熔丝编程器510发送命令到 VEF阵列505中，以熔断每个VEF200 ( 0 ) ， 200 ( 1 ) ， 200 ( 2 )和200(3)中的REF,同时不熔断VEF200 ( 4 ) ， 200 ( 5 ) ， 200 ( 6 )和200 (7)中的REF。在该情形中，VEF200 (0)， 200 ( 1 )， 200 (2 )和200 (3)现在表现"虛拟熔断状态"，而剩余的VEF表现"虚拟未熔断状态"。 利用所z^开的^支术，可以更新或改变VEF阵列505中的信息。例如， 在本示例中，其中00001111是VEF阵列505当前存储的8位字，可以将 该数字信息更新或改变为8位字00001100。根据框560，为了执行该更新， 熔丝编程器510指示VEF阵列505来熔断每个VEF200 ( 0 )和200 (1 ) 中的第二 REF。熔丝编程器510没有改变VEF阵列505的剩余的位位， 也就是VEF200 ( 2 ) ， 200 ( 3 ) ， VEF200 ( 4 ) , 200 ( 5 ) ， 200 ( 6)和 200( 7 )。通过这种方式，VEF阵列505现在存储8位字00001100。 VEF200 (0)和200 ( 1 )现在表现"虛拟未熔断状态"，而VEF200 ( 2 )和200 (3)表现"虚拟熔断状态，，。剩余的VEF200 (4) ， 200 (5) , 200 (6) 和200 (7)也表现"虛拟未熔断状态"，这是因为熔丝编程器510还未编 程或者熔断这些VEF。根据框565，熔丝编程器510可以执行其他的更新， 直到编程器510熔断VEF200 (0)…VEF200 (7)之一的最后一个可用 REF。流程在终止框570终止。图6是信息处理系统(IHS) 600的框图，它包括电子装置500，该电 子装置用作用于IHS600的处理器。在该实施例中，电子装置500包括处 理器电子电路515和用于存储结构信息、定制信息或其他数字信息的VEF 阵列505。因此，电子装置500在该具体示例中是处理器电子装置。熔丝 编程器510耦合到处理器电子装置500，以便利用所需的信息以所需的次 数编程或更新VEF阵列505。处理器电子装置500经总线615耦合到存储 系统610和存储器控制器620。总线615还将处理器电子装置500耦合到 视频图形控制器625。显示器630耦合到视频图形控制器625.非易失性存 储器635例如;更盘驱动器、CD驱动器、DVD驱动器或者其他非易失性存 储器耦合到总线615，从而向IHS600提供永久信息存储。操作系统640加 载到存储器610中，从而管理IHS600的操作。输入输出设备645例如键 盘和鼠标装置耦合到总线615。 一个或多个扩展总线650例如USB、IEEE1394总线、ATA、 SATA、 PCI、 PCIE和其他总线耦合到总线615， 以便于将外围设备和装置耦合到IHS600。网络适配器655耦合到总线615， 以便IHS600能够通过导线或者无线耦合到网络和其他信息处理系统。系 统存储器610存储应用软件660以便执行。虽然图6示出采用具有VEF阵 列505的处理器电子装置500的一种IHS，但是IHS可以采取多种形式。 例如，IHS600可以采取台式机、服务器、便携式计算机、膝上型计算机、 笔记本计算机或者其他形式的计算机或数据处理系统。IHS600可以采取其 他形式，例如个人数字助理(PDA)、游戏装置、《更携式电话装置、通信 装置或包括处理器和存储器的其他装置。根据具体VEF200的深度，也就是VEF中REF的数量，VEF可以消 糾目对较多的实际熔丝。例如，为了允许VEF的2个状态变化，VEF包 括2个REF。为了进行VEF的IO个状态变化，VEF包括11个REF。每 个VEF能够进行10个虛拟状态过渡的10VEF的阵列需要100个REF。 希望获得提供虚拟电子熔丝能力的更加有效的方式。图7A示出虛拟电子熔丝(VEF)系统700的可选实施例，它包括耦 合到熔丝编程器705的多个虛拟电子熔丝(VEF)。在该具体示例中，虛 拟电子熔丝系统700包括3个虛拟电子熔丝，VEF(l) 、 VEF(2)和VEF(3)，但是其他系统可以通过采用所述内容而采用更多虛拟电子熔丝。虛 拟EF和VEF是虛拟电子熔丝的简写。实际EF和REF是实际电子熔丝的 简写。VEF (1)包括实际电子熔丝REF (1)，它通过实际熔丝编程总线 707耦合到熔丝编程器705，从而熔丝编程器705可以编程或熔断REF( 1 )。 在该实施例中，REF(l)包括集成熔断电路(未示出)，从而能够熔断 REF (1 ) 。 REF (1)还包括集成检测电路(未示出)，从而能够检测REF(1)的状态。REF (2)和REF (3)类似地包括相应熔断电路和检测电 路(未示出)。熔丝编程器705包括检测电路705A，该检测电路在每个熔断或未熔断 操作之后检测VEF (1) 、 VEF (2)和VEF (3)的状态，从而验证所述 操作是否成功。虚拟电子熔丝系统700和熔丝编程器705 —起形成虛拟电子熔丝装置710。奇勿偶数检测器电路OE (1)耦合到REF (1)。通过 参照图1的奇lfc/偶数检测器125所述的类似方式，奇勤偶数检测器OE( 1) 在它检测到奇数个高输入信号时将它的输出端从逻辑低切换到逻辑高。当 奇粉偶数检测器OE (1)检测到偶数个高输入信号时，OE U )的输出端 表现逻辑低。奇衡偶数检测器OE (1)的输出端耦合到锁存器L (1)的 输入端，其中该锁存器锁存奇勤偶数检测器OE (1)的逻辑状态。锁存器 L (1)在输出端711提供虛拟电子熔丝VEF (1)的输出信号VEFO (1 )。虚拟电子熔丝VEF ( 2 )和VEF ( 3 )采用的电路拓朴结构和图7A所 示的VEF (1)相同。VEF ( 2 )包括实际电子熔丝REF ( 2 )、奇lit/偶数 检测器OE ( 2 )和锁存器L ( 2 )。锁存器L ( 2 )在输出端712提供虚拟 电子熔丝VEF (2)的输出信号VEFO (2) 。 VEF (3)包括实际电子熔 丝REF(3)、奇勤偶数检测器OE (3)和锁存器L (3)。锁存器L(3) 在输出端713提供虚拟电子熔丝VEF (3)的输出信号VEFO (3)。VEF系统700还包括实际电子溶丝(REF)的地址池715。在采用3 个虚拟熔丝VEF (1) 、 VEF (2)和VEF (3)的该特定示例中，地址池 715包括3个地址存储位置，也就是地址(1)、地址(2)和地址(3)。 地址存储位置地址(1)、地址(2 )和地址(3 )耦合到相应地址解码器D (1)、D(2)和D(3)，如图所示。为了指定VEF (1) 、 VEF (2)和 VEF(3)中的一个特定VEF用于虚拟状态变化，熔丝编程器705将该特 定VEF的地址写入到地址位置地址(1)、地址(2)和地址(3)中的可 用位置之一，下面将进行更加详细地说明。在一个实施例中，地址池715 是多个位存储位置的共享池，每个位对应于实际电子熔丝(REF)。每个 地址存储位置的多个REF —起形成多位存储位置，熔丝编程器705可将 VEF地址写入到所述多位存储位置。每个地址解码器D(1)、D(2)和D(3)包括数量等于VEF系统 700中的虚拟电子熔丝的数量的多个输出端。因此，在该特定实施例中， 每个地址解码器包括3个输出端，也就是用于每个虚拟电子熔丝VEF( 1 )、 VEF (2)和VEF (3) —个输出端。例如，地址解码器D (1)包括三个输出端，它们分别耦合到虛拟电子熔丝VEF(l) 、 VEF(2)和VEF(3)。 更具体而言，地址解码器D (1)的这3个输出端耦合到VEF (1)的奇数 /偶数解码器OE (1)的输入端、VEF ( 2 )的奇lt/偶数解码器OE (2 )的 输入端和VEF (3)的奇数/偶数解码器OE (3)的输入端。通过类似的方式，解码器D(2)的这3个输出端耦合到VEF (1)的 奇lt/偶数解码器OE (1)的输入端、VEF ( 2 )的奇勿偶数解码器OE ( 2 ) 的输入端和VEF ( 3 )的奇勿偶数解码器OE ( 3 )的输入端。解码器D ( 3 ) 的这3个输出端耦合到VEF (1)的奇勿偶数解码器OE (1)的输入端、 VEF (2)的奇勤偶数解码器OE (2)的输入端和VEF (3)的奇勤偶数 解码器OE (3 )的输入端。每个解码器因此可以和相应虚拟电子熔丝VEF (1) - VEF ( 3 )的每个奇衡偶数解码器OE (1) - OE ( 3 )进行通信。在该特定实施例中，地址存储位置地址(1)、地址(2)和地址(3) 均包括2个实际电子熔丝，也就是2位，因此在VEF(l)、 VEF(2)和 VEF (3)中可以进行3状态变化或者熔断/未熔断操作，下面将进行更加 详细地说明。例如，地址位置地址(1)包括实际电子熔丝721、 722。地 址位置地址(2)包括实际电子熔丝723、 724。地址位置地址(3)包括实 际电子熔丝725、 726。设计人员可以向地址池715提供地址位置，每个地 址位置具有更多数量的实际电子熔丝或位，从而向虚拟电子熔丝VEF (1) -VEF (3)提供更多状态变化或熔断/未熔断操作。增加地址池位置的位 宽度或尺寸允许VEF系统700中具有更多VEF,这是因为VEF系统700 的每个VEF需要占据相应地址。增加地址池位置的位宽度或尺寸还可以对 VEF进4亍更多虛拟状态变化。熔丝编程器705经虚拟熔丝编程总线730耦合到实际电子熔丝(REF ) 地址池715，从而熔丝编程器705可以在初始熔断特定VEF的REF之后 选择VEF (1) -VEF (3)中的一个特定VEF用于虚拟状态变化。熔丝 编程器705发送指令、命令或者其他信号到REF地址池715，从而影响用 于状态变化的特定VEF的选择，下面将进行说明。如上所述，熔丝编程器705耦合到虚拟电子熔丝VEF (1 ) - VEF ( 3 )中的实际电子熔丝REF (1) -REF(3)，从而使得熔丝编程器705能够 物理改变这些实际电子熔丝REF (1) - REF (3)的状态为熔断状态达一 次。这些是"实际熔断"操作，这是因为REF (1) -REF (3)的状态本 身可以从"实际未熔断，，变化到"实际熔断，，。在编程器705发出任意后 面的虛拟状态变化请求或指令之前，在初始实际熔断操作中通过编程器 705改变VEF中的REF (1) - REF ( 3 )任一个的状态。用于这些虛拟状 态变化请求的其他项目包括命令信号、命令指令或编程指令。图7A示出 在熔丝编程器705熔断或改变任意这些熔丝的状态之前VEF的实际电子熔 丝REF (1) -REF (3)和地址池715的实际电子熔丝721 - 726。图7B示出在熔丝编^^器710对虛拟电子熔丝VEF (1) - VEF ( 3 ) 的至少一个实际电子熔丝REF (1) -REF (3)执行实际熔断操作之后的 虛拟电子熔丝系统700。在该特定示例中，熔丝编程器705对实际电子熔 丝REF (1)和REF ( 2 )执行实际熔断操作。为了实现这些实际熔断操作， 熔丝编程器705经编程总线707发送编程指令、命令或其他信号至REF( 1) 和REF ( 2 )，从而促使REF (1)和REF ( 2 )熔断。当熔丝编程器705 熔断这些REF时，REF (1)和REF (2)的输出端变高。因此，在VEF (1)中，奇勤偶数检测器OE (1)检测到它的一个输入端表现逻辑高或 逻辑1,也就是该输入端耦合到熔断REF (1)。由于对单个输入端高的检 测为"奇数"，所以OE (1)输出逻辑高以4更锁存器L (1)锁存。因此， 锁存器L ( 1)表现逻辑高或1,并且虛拟熔丝VEF (1)的输出VEFO (1) 也表现逻辑高。现在回到VEF (2),奇lfc/偶数检测器OE (2)检测到它 的一个输入端表现逻辑高或逻辑1 ，也就是耦合到熔断REF( 2 )的输入端。 由于对单个输入端高的检测为"奇数"，所以OE (2)输出逻辑高以侵_锁 存器L (2)锁存。因此，锁存器L (2)表现逻辑高或1，并且虚拟熔丝 VEF (2 )的输出VEFO ( 2 )也表现逻辑高。VEF (1)和VEF ( 2 )现在 表现"虚拟熔断状态，，。虛拟电子熔丝VEF (3)仍然表现未熔断状态， 因此输出VEFO (3)表现未熔断状态，也就是逻辑低或0。图7C示出VEF (2)上"虚拟未熔断"状态变化的性能。在该特定实施例中，VEF (1)表现地址01， VEF (2)表现地址"10"，以及VEF (3)表现地址"11"。每个地址位置地址(1)-地址(3)可映射指向 VEF(l) -VEF(3)之一。这些地址位置因此用作根据存储在地址位置 中的特定地址对特定VEF的指针。例如，为了指示虚拟电子熔丝VEF ( 2 ) 经历未熔断操作，熔丝编程器705可以将指针"10" ^没置在地址池715中 的自由或开放(open )地址位置，例如开放地址位置地址(1 )。更具体而 言，熔丝编程器705通过熔断REF721在实际电子熔丝721中设置'T，。 熔丝编程器705通过使得REF722未熔断状态而在REF722中设置"0"。 通过这种方式，熔丝编程器705利用"10"，即VEF(2)的地址，来填 充地址位置地址(1)。地址位置地址(1)中的"10"用作到VEF (2) 的地址指针。熔丝编程器705经总线730发送编程指令、命令或其他信号 实施该填充，从而实现地址池715中的该地址位置填充。如图7C所示，解码器D (1)耦合到地址位置地址(1 )。解码器D (1)解码来自地址(1)的"10"，然后将该"10"解译为表示或选择VEF (2 )。响应于此，解码器D (1)将奇K禺数检测器OE ( 2 )的输入端升 高为逻辑高或l。因此，奇lt/偶数检测器OE (2)的两个输入端现在表现 逻辑l。奇粉偶数检测器OE (2)将这2个高输入端解译为"偶数"，并 且响应于此对锁存器L (2)输出逻辑低。锁存器L (2)将该逻辑低锁存 为L (2) -0,从而VEF (2)输出信号VEFO (2)现在表现逻辑低，也 就是VEFO(2) -0。当VEFO (2)表现该逻辑低时，这表示虚拟电子熔 丝VEF ( 2 )现在再次表现"虚拟未熔断状态"。图7D示出如何将虛拟电子熔丝VEF( 2 )的状态从"虛拟未熔断状态" 变回到"虚拟熔断状态"。为了执行该状态变化，熔丝编程器705将剩余 地址位置编程到地址池715中以表现数值"10"，其对应于虛拟电子熔丝 VEF (2)的地址。例如，熔丝编程器705可以编程地址位置地址(2)以 表现"10"地址，其对应于VEF (2)。响应于此，解码器D (2)将奇数 /偶数检测器OE (2)的输入端升高到逻辑高或l。因此，奇粉偶数检测器 OE (2)的3个输入端现在表现逻辑高。奇^t/偶数检测器OE (2)将这3个高输入解译为"奇数"，并且响应于此对锁存器L (2)输出逻辑高。锁 存器L ( 2 )将该逻辑高锁存为L ( 2 ) = 1，从而VEF ( 2 )输出信号VEFO(2) 现在表现逻辑高，也就是VEFO (2) -1。当VEFO (2)表现该逻 辑高或1时，这表示虛拟电子熔丝VEF (2)现在再次表现"虛拟熔断状 态，，。在该时间点上，完成了虛拟电子溶丝系统700可以执行的三个虛拟未 熔断/熔断操作中的两个。换言之，完成了对地址位置地址(1)和地址(2) 的编程。而地址位置地址(3)仍然为自由或开放状态。地址位置地址(3) 仍然可用于虚拟电子熔丝VEF (1) - VEF (3)之一的另一次虚拟状态变 化。例如，将"01"设置在地址位置地址(3)中将4吏虛拟电子熔丝VEF (1)从"虛拟熔断状态"变化到"虚拟未熔断状态"，如图7E所示。解 码器D (3)对来自地址(3)的"01"进行解码，并且将该"01"解译为 表示VEF (1)。解码器D (3 )将奇勤偶数检测器OE (1)的输入端升 高到逻辑高或l。因此，奇齡偶数检测器OE (1)的两个输入端现在表现 逻辑l。奇勿偶数检测器OE (1)将这2个高输入端解译为"偶数"，并 且响应于此对锁存器L (1)输出逻辑低。锁存器L (1)将该逻辑低锁存 为L (1) =0，从而VEF (1)输出信号VEFO (1)现在表现逻辑低，也 就是VEFO (1) - 0。当VEFO (1)表现该逻辑低时，这表示虚拟电子熔 丝VEF (1 )现在再次表现"虛拟未熔断状态"。在该特定示例中，即使在完成上述3个虛拟未熔断/熔断操作之后，实 际电子熔丝REF (3)仍然表现实际未熔断状态。因此，熔丝编程器705 仍然可以在任何时间经实际熔丝编程总线707编程或熔断实际电子熔丝 REF (3)。在该编程之后，虛拟电子熔丝VEF (3)的实际电子熔丝REF(3) 将表现实际熔断状态，并且VEFO (3)的输出改变为逻辑高，从而 表示用于VEF (3)的熔断熔丝。在该点上，地址池715中的2位地址位 置的所有三个均存储地址信息。因此，在地址池715中没有更多空间来容 纳VEF (1) - VEF (3)的虛拟状态的其他变化。为了可以进行其他虛拟 状态变化，地址池715可以采用比该特定示例所示更多的地址池位置和相应解码器。VEF (1) - VEF ( 3 )相对于可用于VEF的虛拟状态变化的数 量共享地址池715的地址位置。共享VEF当中的3个地址位置使得VEF 当中总共可以进行3个虚拟状态变化。共享7个地址位置使得VEF当中总 共可以进行7个虚拟状态变化。共享15个地址位置4吏得VEF当中总共可 以进行15个虛拟状态变化。增大地址池715的每个地址位置的位位宽度是 增大地址池715中地址位置的数量的一种途经。该方法可以增大VEF系统 中的VEF的数量，以及可以增大经共享地址池715可以在VEF当中进行 的虛拟状态变化的数量。图8是图7A-7E所示的虚拟电子熔丝系统700的实施例的处理的流 程图。流程在起始框800开始。^艮据框805，熔丝编程器705然后熔断虛 拟电子熔丝VEF (1) - VEF ( 3 )中的实际电子熔丝REF (1) - REF ( 3 )。 这是实际熔断操作，这是因为实际电子熔丝的状态变化到熔断状态。4艮据 框810，然后每个熔断REF发送逻辑1至它的相应奇lt/偶数检测器电路。 例如，如果熔丝编程器805熔断REF ( 2 ),则REF ( 2 )发送逻辑1至奇 勤偶数检测器OE (2)。图7B示出虚拟电子熔丝VEF (2)，其中它的 实际电子熔丝REF ( 2 )表现熔断状态，以及VEF (2 )表现"虚拟熔断状 态，，。熔丝编程器705还可以熔断VEF中的更多个REF。根据框815，检 测电路705A然后检测虛拟电子熔丝VEF (1) -VEF (2)的状态，从而 证实这些实际熔断操作是否成功。检测电路705A还可以检测REF地址池 715中的实际电子熔丝的状态，下面将进行说明。根据框820，利用这样熔断的一个或多个实际电子熔丝(REF)，熔 丝编程器705现在试图改变已经表现熔断REF的特定目标虚拟电子熔丝 (VEF)的状态。例如，熔丝编程器705试图将VEF (2)的状态从图7B 所示的"虚拟熔断状态"改变为图7C所示的"虚拟未熔断状态"。在该 熔断状态中，VEF (2)输出信号VEFO (2)表现逻辑l或高。换言之， 熔丝编程器705将对VEF (2)执行未熔断操作。这是"虛拟未熔断"操 作。熔丝编程器705发送命令至实际电子熔丝地址池715,以确定是否有 地址位置表现自由状态从而可供使用。更具体而言，熔丝编程器705的检测电路705A检测形成地址(1)、地址(2)和地址(3)的REF的状态， 从而确定这些地址是否可用于虛拟未熔断和虛拟熔断操作。如果没有地址 池位置可用，则该流程在终止框830终止。然而，图7B示出在该特定示 例中所有三个地址池位置地址(1)、地址(2)和地址(3)均可用。因此， 流程继续进行到框835，其中地址池715将目标VEF的目标地址存储在共 享地址池715中的自由地址位置中。例如，为了对图7B所示的表现熔断 状态(VEFO (2) -1)的VEF (2)开始"虛拟未熔断"操作，熔丝编程 器705将VEF (2)的地址也就是"10"写入到地址位置地址(1)中，如 图7C所示。
根据框840,解码器D(l) -D (3)对相应地址位置地址(1) -地 址(3 )中的任意目标地址进行解码。例如，解码器D (1)对属于VEF ( 2 ) 中的地址(l)中的"10"目标地址进行解码。因此，才艮据框845，解码器 D (1)发送逻辑1至目标VEF (2)的奇勿偶数检测器OE (2)。根据框 850， VEF (1) - VEF ( 3 )的每个奇勤偶数检测器确定它接收到的逻辑1 输入的数量。根据框850，每个奇勤偶数检测器执行该数量的奇K禹数确 定。例如，根据判定框855，如果VEF (2)的奇勿偶数检测器OE (2) 确定出它接收到2个逻辑1输入，如图7C所示，则OE ( 2 )表示该数量 为"偶数，，，也就是不是奇数。根据框860，响应于此，VEF (2)的输出 信号VEFO ( 2 )变化到0,从而表示用于该偶数个OE ( 2 )逻辑1输入的 虛拟"未熔断，，状态。流程现在继续回到框815和820，其中熔丝编程器 705试图进行特定目标VEF的另一虛拟状态变化。
熔丝编程器705可以在VEF中继续进行虛拟状态变化，只要共享地址 池715中的自由地址位置开放以容纳这种虚拟状态变化即可。例如，如果 熔丝编程器705试图对VEF (2)的虛拟状态进行另一次改变，从"虛拟 未熔断状态，，再次回到"虚拟熔断状态"，则熔丝编程器可以将"10"写 入到自由地址位置地址(2 )，如图7D所示。这将VEF ( 2 )指定为请求 的状态变化的目标。因此解码器D ( 2 )发送逻辑1至奇勿偶数检测器OE (2 )的输入端。根据图8的流程图的判定框855，奇勤偶数检测器OE ( 2 )因此接收到3个逻辑1输入信号，因此表示"奇数"个逻辑1输入。根据 框865，响应于此，VEF输出信号VEFO (2)变化到逻辑l和高，从而表 示"虛拟熔断状态，'。
图9示出所公开的虚拟电子熔丝系统即VEF系统卯0的通用实施例。 VEF系统900包括和图7A - 7E的VEF系统700相同的部件。当比较这 些VEF系统时，相同的附图标记表示相同的部件。VEF系统900和熔丝 编程器705 —起形成虛拟电子熔丝装置910。然而图7A-7E的系统700 包括地址池715中的两个位地址位置，而图9的系统卯0包括共享REF地 址池915，它具有的地址位置均表现达到M位，如图所示，其中M为整 数。和图7A-7E的实施例的两位地址池相比，这可以具有更多虛拟电子 熔丝(VEF)和更多虚拟状态变化。
共享REF地址池915包括地址位置ADDR( 1 )、 ADDR( 2 )、…ADDR
(2M-1)。每个这些地址位置均包括M位，也就是位l、 2、…M，如图 9所示。VEF系统卯0包括(2M - 1 )个地址解码器和虛拟电子熔丝(VEF )。 VEF系统900因此形成地址位置、解码器和VEF的阵列。在该实施例中， 对于地址池915的每个地址位置存在一个VEF。地址池915中的最后一个 或最高地址位置为ADDR ( 2M - 1)。地址位置(2M - 1)耦合到阵列中的 最后一个或最高解码器，也就是解码器D (2M-1)。该阵列中的最后一 个或最高VEF为VEF ( 2M - 1)。虛拟电子熔丝VEF ( 2M - 1)包括实际 电子熔丝REF ( 2M - 1)、奇lt/偶数检测器OE ( 2M - 1)和锁存器L ( 2M
一l)，如图所示。VEFO (2M-1)是VEF (2M —1)的输出信号。每个 解码器D (1) 、 D ( 2 )、…D ( 2M - 1)耦合到VEF (1) 、 VEF ( 2 ) 、 ...VEF
(2M - 1)的每个奇勤偶数检测器。例如，解码器D (1)包括耦合到相应 奇私偶数检测器OE (1) 、 OE (2) 、 ...OE (2M-1)的输出端。类似， 解码器D ( 2 )包括耦合到相应奇lt/偶数检测器OE (1) 、 OE ( 2 ) 、 ...OE
(2M-1)的输出端。该拓朴结构在D (2M_1)以类似方式延续，其包括 耦合到相应奇勿偶数检测器OE (1) 、 OE (2) 、 ...OE (2M-1)的输出 端。图9示出的拓朴结构容纳2M - 1个虚拟电子熔丝(VEF )并且可以在 这些VEF中进行2M - 1总虛拟状态变化。熔丝编程器705可以将所有2M -1个虛拟状态变化集中到单个VEF上或者可以在VEF阵列的VEF中散 布2M-1个虚拟状态变化。通过示例的方式，如果M-2，则VEF系统可 以容纳22-1个状态变化，也就是虚拟3个状态变化。然而，如果M-3， 则VEF系统可以容纳23-1个状态变化，也就是7个状态变化。在该实施 例中，如果M = 4，则VEF系统可以容纳24-1个状态变化，也就是15 级状态变化。
图7A的VEF系统700或图9的VEF系统900可用于替4戈图5A的电 子装置500中的VEF阵列505，因此提供可选实施例。图7A的VEF系统 700或图9的VEF系统卯0还可用于替代图6所示的信息处理系统(IHS) 中的VEF阵列505，因此提供另一个实施例。
上述内容/>开了一种虚拟电子熔丝方法以及虚拟电子熔丝装置，其能 够进行多个虛拟状态变化操作。
考虑到本发明的上述内容，本发明的变型和可选实施例对于本领域技 术人员而言是显而易见的。因此，该说明书公开了本领域技术人员执行本 发明的方式，并且仅仅只是示例性的。所示和所述的本发明的形式构成所 述实施例。本领域技术人员可以对部件的形状、尺寸和结构进行多种改变。 例如，本领域技术人员可以对这里所示和所述的部件进行等效部件替换。 本领域技术人员可以颠倒一些代表性实施例的逻辑状态，但是仍然可以获 得这些示例内容的相同功能。此外，本领域技术人员在阅读本发明的说明 书之后可以独立于采用其他特征地采用本发明的特定特征，而不会脱离本 发明的范围。
权利要求
1.一种用于改变虚拟电子熔丝(VEF)的状态的方法，该方法包括以下步骤提供多个实际电子熔丝(REF)，它们一起形成VEF，所述VEF中的每个REF最初表现未熔断状态；通过熔丝编程器熔断所述VEF中的多个REF的一些REF；以及通过VEF中的检测器检测在VEF中熔断奇数个REF，从而表示VEF表现虚拟熔断状态和虚拟未熔断状态之一，该检测器检测在VEF中熔断偶数个REF，从而表示VEF表现虚拟熔断状态和虚拟未熔断状态中另一种状态。
2. 根据权利要求l所述的方法，其中 所述熔断步骤包括熔断多个REF中的一个REF，以及 所述检测步骤包括，通过所述检测器检测奇数个熔断REF，从而表示所述VEF表现虚拟熔断状态。
3. 根据权利要求l所述的方法，其中 所述熔断步骤包括熔断多个REF中的两个REF，以及 所述检测步骤包括，通过检测器检测偶数个熔断REF，从而表示所述VEF表现虚拟未熔断状态。
4. 根据权利要求l所述的方法，其中 所述熔断步骤包括熔断多个REF中的三个REF，以及 所述检测步骤包括，通过检测器检测奇数个熔断REF，从而表示VEF表现虚拟熔断状态。
5. 根据权利要求1所述的方法，包括根据需要继续熔断VEF中的 REF，从而改变VEF的虛拟状态，直到VEF中的所有REF均被熔断。
6. —种将信息存储到虛拟电子熔丝(VEF)中的方法，该方法包括以 下步骤提供虚拟电子熔丝(VEF)的阵列，每个VEF中包括多个实际电子熔丝，其中每个实际电子熔丝最初表现未熔断状态，以使得每个VEF最初表 现虚拟未熔断状态；通过熔丝编程器熔断所述VEF中的某些VEF，从而使所述VEF表现 虛拟熔断和虛拟未熔断状态的第一模式，该第一模式对应于第一信息；以 及通过熔丝编程器使得在所述熔断步骤中先前4皮熔断的VEF中的某些 VEF变为未熔断，从而使所述VEF表现对应于第二信息的第二模式。
7. 根据权利要求6所述的方法，其中所述熔断步骤包括，通过熔丝编 程器熔断特定VEF中的实际电子熔丝，从而将所述特定VEF的状态从虚 拟未熔断状态改变为虛拟熔断状态。
8. 根据权利要求7所述的方法，其中所述未熔断步骤包括，通过熔丝 编程器熔断所述特定VEF中的另一个电子熔丝，从而将所述特定VEF的 状态从虛拟熔断状态改变为虛拟未熔断状态。
9. 根据权利要求7所述的方法，还包括通过检测器确定在所述特定 VEF中熔断的实际电子熔丝的数量，从而确定该特定VEF是表现虛拟熔 断状态还是虚拟未熔断状态。
10. 根据权利要求9所述的方法，其中如果所述特定VEF中的熔断实 际电子熔丝的数量为奇数，则该特定VEF表现虚拟熔断状态，如果该特定 VEF中的熔断实标电子熔丝的数量为偶数，则该特定VEF表现虚拟未熔 断状态。
11. 一种虛拟电子熔丝(VEF)，包括 多个实际电子熔丝(REF);耦合到所述多个REF的输入端，其接收命令信号以熔断一些所述 REF，因此提供多个熔断REF;以及耦合到所述多个REF的检测器，当熔断REF的数量为偶数时，该检 测器表示VEF的虚拟熔断状态和虚拟未熔断状态之一，当熔断REF的数 量为奇数时，该检测器表示虚拟熔断状态和虛拟未熔断状态中另一种状态。
12. 根据权利要求11所述的VEF，还包括多个熔断电路，每个熔断电路耦合到相应REF。
13. 根据权利要求12所述的VEF,还包括用于从熔丝编程器接收命 令信号的输入端，其中每个命令信号指示熔断电路熔断耦合到其的所勤目 应REF。
14. 根据权利要求11所述的VEF，其中所迷多个REF位于共用半导 体晶片上。
15. 根据权利要求11所述的VEF，还包括多个检测电路，每个检测 电路耦合到相应REF以检测所述相应REF的状态。
16. —种集成电路，包括 半导体晶片；位于所述半导体晶片上的虛拟电子熔丝(VEF),该VEF包括多个实际电子熔丝(REF)，所述REF中的一些REF表现熔断状态， 因此提供多个熔断REF;耦合到所述多个REF的检测器，当熔断REF的数量为偶数时，该检 测器表示所述VEF的虚拟熔断状态和虛拟未熔断状态之一，当熔断REF 的数量为奇数时，该检测器表示虛拟熔断状态和虛拟未熔断状态中另一种 状态；以及位于所述半导体晶片上的电子电路。
17. 根据权利要求16所述的集成电路，其中所述电子电路包括处理器。
18. 根据权利要求16所迷的集成电路，其中所述VEF包括多个熔断 电路，每个熔断电路耦合到相应REF。
19. 根据权利要求16所述的集成电路，其中所述VEF包括用于从熔 丝编程器接收编程指令的输入端，其中程序指令指示熔断电路熔断耦合到 其的所述相应REF。
20. 根据权利要求16所述的集成电路，其中所述VEF包括多个检测 电路，每个检测电路耦合到相应REF以检测该相应REF的状态。
21. —种信息处理系统(IHS)，包括 存储器；耦合到所述存储器的处理器，该处理器位于半导体晶片上； 位于所述半导体晶片上的虚拟电子熔丝(VEF)，该VEF包括 多个实际电子熔丝(REF)，所述REF中的一些REF表现熔断状态， 因此提供多个熔断REF;耦合到所述多个REF的检测器，当熔断REF的数量为偶数时，该检 测器表示VEF的虚拟熔断状态和虛拟未熔断状态之一，当熔断REF的数 量为奇数时，该检测器表示虚拟熔断状态和虛拟未熔断状态中另 一种状态。
22. 根据权利要求21所述的HIS,其中所述VEF包括多个熔断电路， 每个熔断电路耦合到相应REF。
23. 才艮据权利要求21所述的IHS，其中所迷VEF包括用于从熔丝编 程器接收编程指令的输入端，其中编程指令指示熔断电路熔断耦合到其的 所述相应REF。
24. 根据权利要求21所述的IHS，其中所述VEF包括多个检测电路， 每个检测电路耦合到相应REF以检测所述相应REF的状态。
全文摘要
一种虚拟电子熔丝装置和方法，其可以将电子熔丝的状态从未熔断状态变化到熔断状态，然后回到虚拟未熔断状态。在一个实施例中，该电子熔丝可以从虚拟未熔断状态回到虚拟熔断状态。
文档编号G11C17/16GK101246746SQ20081000570
公开日2008年8月20日 申请日期2008年2月3日 优先权日2007年2月13日
发明者M·W·哈珀, R·C·狄克逊 申请人:国际商业机器公司