专利名称：Sdr存储器与ddr存储器兼容电路的制作方法
技术领域：
SDR存储器与DDR存储器兼容电路
技术领域：
本实用新型涉及电子设备，特别是一种SDR存储器与DDR存储器兼容电路。背景技术：
近年来，随着技术的发展，电子设备正朝着高速高效的方向前进。内存的使用也得 到了很大的发展，SDR的使用日益成熟稳定，而DDR也因其高速正在成为应用的主流。在这 种情况下，很多芯片应用都支持SDR和DDR的双应用。但这样又带来一个问题，多数电子设 备随需求及成本压力会做出配置上的更改，如果因此单独设计两套电路，又造成成本上的 极大浪费，并且增加了使用维护的难度，而且增加了产品的研发周期，使产品失去了市场上 的竞争力。
实用新型内容
本实用新型所要解决的技术问题在于提供一种成本低、结构简单的SDR存储器与 DDR存储器兼容电路。 本实用新型是通过以下技术方案解决上述技术问题的一种SDR存储器与DDR存 储器兼容电路，包括SDR存储器、DDR存储器、电阻RM1、 RM2，电阻RM18，以及内存电源控制 器件，所述DDR存储器的参考电源脚接到电阻RM1及电阻RM2之间的节点，电阻RM2的另一 端接地，电阻RM1的另一端接内存电源控制器件的第一端，内存电源控制器件的第二端接 3. 3V电源，内存电源控制器件的第一端作为VDD输出端，电阻RM18接在DDR存储器的差分 时钟信号引脚之间。 使用SDR存储器时，所述内存电源控制器件使用磁珠。 使用DDR存储器时，所述内存电源控制器件采用二极管，二极管的阳极接3. 3V电 源，阴极作为VDD输出端。 本实用新型SDR存储器与DDR存储器兼容电路的优点在于将SDR及DDR做成兼 容形式，不需制作额外的PCB板， 一套PCB板即可实现，节约了成本。通用性高，各类电子产 品均可使用。可根据各地市场需求自由变更内存种类，只需要变更三处无源器件的配置即 可，简单方便。縮短了产品开发周期，提高了电子产品的市场竞争力。
下面参照附图结合实施例对本实用新型作进一步的描述。 图1是本实用新型SDR存储器与DDR存储器兼容电路的电路原理图。
具体实施方式
请参阅图1所示，本实用新型SDR(同步动态)存储器与DDR(双倍数据速率)存 储器兼容电路包括芯片ICM1、ICM2，芯片ICM1为54pin SDR存储器，芯片ICM2为66pinDDR 存储器。芯片ICM1、 ICM2引脚基本一致，芯片ICM2相比ICM1多了参考电源脚(VREF)、接
3地脚、NC脚、DQS脚及CK脚。 所述SDR存储器与DDR存储器兼容电路还包括电阻RM1、RM2，电阻RM18，以及内存 电源控制器件DIO。 所述SDR存储器与DDR存储器兼容电路中使用了三处兼容，分别是1、电阻RM1、 RM2组成的分压电路；2、电阻RM18 ;3、内存电源控制器件DIO。 其中，DDR存储器的参考电源脚接到电阻RM1及电阻RM2之间的节点，电阻RM2的 另一端接地，电阻RM1的另一端接内存电源控制器件DIO的第一端，内存电源控制器件DIO 的第二端接3. 3V电源，内存电源控制器件D10的第一端作为VDD输出端，电阻RM18接在 DDR存储器的差分时钟信号引脚(CL)之间。 所述电阻RM2作为内存电源控制，使用DDR存储器时电阻RM2与电阻RM1形成分 压电路，将电压控制在1.25V，供DDR存储器作为参考电压。使用SDR存储器时电阻RM2配 置为0欧姆，将主芯片引脚拉低，起到内存识别功能。 电阻RM18作为DDR存储器的差分时钟信号的桥接电阻，只在DDR存储器中使用， 所以使用SDR存储器时，该电阻RM18可不用。 因为SDR存储器与DDR存储器的工作电压不同，SDR存储器的工作电压为3. 3V， DDR存储器的工作电压为2.5V。所以当使用SDR存储器时，该内存电源控制器件D10使用 磁珠，VDD输出3. 3V ;而使用DDR存储器时，该内存电源控制器件DIO采用二极管1N4147， 二极管的阳极接3. 3V电源，阴极作为VDD输出端，利用二极管的正向导通压降，使VDD输出 2. 5V。
权利要求一种SDR存储器与DDR存储器兼容电路，其特征在于包括SDR存储器、DDR存储器、电阻RM1、RM2，电阻RM18，以及内存电源控制器件，所述DDR存储器的参考电源脚接到电阻RM1及电阻RM2之间的节点，电阻RM2的另一端接地，电阻RM1的另一端接内存电源控制器件的第一端，内存电源控制器件的第二端接3.3V电源，内存电源控制器件的第一端作为VDD输出端，电阻RM18接在DDR存储器的差分时钟信号引脚之间。
2. 如权利要求1所述的SDR存储器与DDR存储器兼容电路，其特征在于使用SDR存储器时，所述内存电源控制器件使用磁珠。
3. 如权利要求1所述的SDR存储器与DDR存储器兼容电路，其特征在于使用DDR存储器时，所述内存电源控制器件采用二极管，二极管的阳极接3. 3V电源，阴极作为VDD输出
专利摘要一种SDR存储器与DDR存储器兼容电路，包括SDR存储器、DDR存储器、电阻RM1、RM2，电阻RM18，以及内存电源控制器件，DDR存储器的参考电源脚接到电阻RM1及电阻RM2之间的节点，电阻RM2的另一端接地，电阻RM1的另一端接内存电源控制器件的第一端，内存电源控制器件的第二端接3.3V电源，内存电源控制器件的第一端作为VDD输出端，电阻RM18接在DDR存储器的差分时钟信号引脚之间。使用SDR存储器时，内存电源控制器件使用磁珠。使用DDR存储器时，内存电源控制器件采用二极管。本实用新型的优点在于将SDR及DDR做成兼容形式，一套PCB板即可实现，节约了成本，通用性高，各类电子产品均可使用，使用简单方便，缩短了产品开发周期，提高了电子产品的市场竞争力。
文档编号G11C7/10GK201508692SQ200920183140
公开日2010年6月16日 申请日期2009年9月29日 优先权日2009年9月29日
发明者林旭 申请人:福建新大陆通信科技有限公司