专利名称：内部负电压生成装置的制作方法
技术领域：
本发明涉及一种半导体存储装置，并且更具体地，涉及一种半导体存储装置的内 部负电压生成装置。
背景技术：
通常，半导体存储装置包括作为基本单位的大量存储单元，其形成了矩阵形阵列。 作为代表性半导体存储装置的动态随机存取存储器(DRAM)的每个存储单元包括一个NMOS 晶体管和一个电容器。在DRAM的存储单元中，由于各种泄露因素导致出现在存储单元中存 储的数据丢失。泄露因素可以包括甚至在不选择存储单元时也引起数据丢失的关断泄漏。为防止这样的由泄露引起的数据丢失，DRAM以设定的时间间隔实施刷新操作，以 放大并恢复数据。为减少存储单元的关断泄漏，可以增加存储单元晶体管的阈值电压。然而，在该情 况中，在存储单元中存储数据所需的时间周期可能会增加。因此，已经采用了负字线方案，这可以在不增加用于在存储单元中存储数据所需 的时间周期的情况下改进刷新特性。在负字线方案中，向处于未选择字线的预充电状态中的字线供应的电压的电平被 保持在比接地电压VSS的电平低的负电平。因此，可以在不增加存储单元晶体管的阈值电 压的情况下使用栅源电压关系来调节关断泄漏。
图1示出了传统调节器型内部负电压生成装置。参照图1，负内部电压生成装置100包括回授偏置电压生成块110和负字线驱动电 压生成块120。回授偏置电压生成块110被配置为生成低于接地电压的回授偏置电压VBB。 负字线驱动电压生成块120被配置为通过调节操作生成具有在接地电压和回授偏置电压 VBB之间的电压电平的负字线驱动电压VBBW。回授偏置电压生成块110包括电压检测单元112、振荡单元114和泵激单元116。 电压检测单元112被配置为比较第一参考电压VR_VBB和回授偏置电压VBB的反馈电压， 并输出检测信号DET作为比较结果。第一参考电压VR_VBB对应于回授偏置电压VBB的目 标电压电平。振荡单元114被配置为响应于由电压检测单元112输出的检测信号DET，以相 应的频率生成并输出振荡信号0SC。泵激单元116被配置为响应于从振荡单元114输出 的振荡信号OSC实施泵激操作，并根据泵激操作生成回授偏置电压VBB。泵激单元116可以 被实现为负电荷泵。负字线驱动电压生成块120包括电压比较单元122和驱动单元124。电压比较单 元122被配置为比较第二参考电压VR_VBBW和负字线驱动电压VBBW的反馈电压，并生成和输出对应于比较结果的驱动控制信号DRV。第二参考电压VR_VBBW对应于负字线驱动电 压VBBW的目标电压电平。驱动块IM被配置为响应于由电压比较单元122输出的驱动控 制信号DRV，生成负字线驱动电压VBBW。驱动单元IM被实现为耦合在回授偏置电压(VBB) 端和负字线驱动电压(VBBW)端之间的NMOS晶体管，该NMOS晶体管通过其栅极接收由电压 比较单元122输出的驱动控制信号DRV。以这种方式配置的调节器型内部负电压生成装置100具有如下问题。由负字线生成装置110生成的负字线驱动电压VBBW通过字线驱动器被供应给存 储单元的NMOS晶体管。在本图中未示出字线驱动器和存储单元的NMOS晶体管。在存储单 元的NMOS晶体管由字线驱动器导通/关断时，负字线驱动电压VBBW由于动态功率的消耗 而变化。换言之，在字线驱动器的输出信号改变其逻辑电平时，即，在输出信号“被激活”时， 负字线驱动电压VBBW被改变。在该情况中，向不改变其逻辑电平的字线(即“去激活的”字 线)供应改变的负字线驱动电压VBBW。结果，相应存储单元的数据保持能力降级。此外，可以分配和布置多个比较器和多个驱动器来生成稳定的负字线驱动电压 VBBW。因为多个比较器可能具有不同的特性，所以这也可能充当引起负字线驱动电压VBBW 变化的因素。
发明内容
本发明的实施例涉及一种用于稳定地保持向字线供应的内部负电压以改进存储 单元的数据保持能力的内部负电压生成装置。根据本发明的实施例，一种内部负电压生成装置包括第一内部负电压生成块，其 被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为根据 第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于接地 电压；以及初始驱动块，其被配置为在激活操作时间间隔的初始设定时间间隔期间，附加地 将第二内部负电压端驱动到第一内部负电压。根据本发明的另一实施例，一种内部负电压生成装置包括第一内部负电压生成 块，其被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为 根据第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于 接地电压；以及初始驱动块，其被配置为在激活操作时间间隔的初始阶段检测第二内部 负电压的电平，并在对应于检测结果的时间间隔期间，将第二内部负电压端附加地驱动到 第一内部负电压。根据本发明的又一实施例，一种内部负电压生成装置包括第一内部负电压生成 块，其被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为 根据第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于 接地电压；以及初始驱动块，其被配置为在字线使能时间间隔的第一初始设定时间间隔期 间和字线禁止时间间隔的第二初始设定时间间隔期间，附加地将第二内部负电压端驱动到 第一内部负电压。根据本发明的再一实施例，一种内部负电压生成装置包括内部负电压生成块，其 被配置为使用低于接地电压的第一内部负电压来基于接地电压生成第二内部负电压，第二 内部负电压具有高于第一内部负电压并且低于接地电压的电平；以及辅助驱动块，其被配置为在设定时间间隔期间，响应于激活信号附加地将第二内部负电压端驱动到第一内部负 电压。
附图 说明图1是传统内部负电压生成装置的框图。图2是根据本发明的第一实施例的内部负电压生成装置的框图。图3是图2的操作控制单元的内部电路图。图4是示出图2的内部负电压生成装置的操作的时序图。图5是根据本发明的第二实施例的内部负电压生成装置的操作控制单元的内部 电路图。图6A是解释图5的电压检测部的操作的时序图。图6B是解释图5的内部负电压生成装置的操作的时序图。图7是根据本发明的第三实施例的内部负电压生成装置的操作控制单元的内部 电路图。图8是解释根据本发明的第三实施例的内部负电压生成装置的操作的时序图。
具体实施例方式以下参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同形 式体现并且不应解释为受本文所给出的实施例的限制。更确切地说，提供这些实施例以使 得本公开会是彻底且完整的，并且会向本领域技术人员完全地传达本发明的范围。在本公 开的各处，类似的附图标记指代遍及各图和本发明的实施例的类似部分。图2是根据本发明的第一实施例的内部负电压生成装置的框图。参照图2，内部负电压生成装置200包括回授偏置电压生成块210、负字线驱动电 压生成块220和初始驱动块230。回授偏置电压生成块210被配置为生成低于接地电压的 回授偏置电压VBB。负字线驱动电压生成块220被配置为根据由回授偏置电压生成块210 生成的回授偏置电压VBB，生成具有在接地电压和回授偏置电压VBB之间的电压电平的负 字线驱动电压VBBW。初始驱动块230被配置为在激活操作时间间隔的初始设定时间间隔期 间，附加地将负字线驱动电压(VBBW)端驱动到回授偏置电压VBB。激活操作时间间隔的初 始设定时间间隔指的是字线被使能的初始设定时间间隔。回授偏置电压生成块210包括电压检测单元212、振荡单元214和泵激单元216。 电压检测单元212被配置为比较第一参考电压VR_VBB和反馈的回授偏置电压VBB，并生 成比较结果作为检测信号DET。第一参考电压VR_VBB对应于回授偏置电压VBB的目标电压 电平。振荡单元214被配置为响应于由电压检测单元212输出的检测信号DET，以相应的频 率生成并输出振荡信号0SC。泵激单元216被配置为响应于由振荡单元214输出的振荡 信号实施泵激操作，并根据泵激操作生成回授偏置电压VBB。泵激单元116被实现为负电荷 泵。负字线驱动电压生成块220包括电压比较单元222和第一驱动单元224。电压比 较单元222被配置为比较第二参考电压VR_VBBW和负字线驱动电压VBBW的反馈电压，并 生成和输出对应于比较结果的驱动控制信号DRV。第二参考电压VR_VBBW对应于负字线驱动电压VBBW的目标电压电平。第一驱动单元224被配置为响应于由电压比较单元222输 出的驱动控制信号DRV，生成负字线驱动电压VBBW。第一驱动单元224被实现为耦合在回 授 偏置电压(VBB)端和负字线驱动电压(VBBW)端之间的NMOS晶体管，该NMOS晶体管通过 其栅极接收由电压比较单元222输出的驱动控制信号DRV。初始驱动块230包括操作控制单元240和第二驱动单元250。操作控制单元240 被配置为在设定时间间隔期间，接收激活初始操作信号(即字线使能信号EN)以输出操作 控制脉冲信号DRV0NP。字线使能信号EN是在使能相应字线时输出的信号。响应于激活命 令、预充电命令、自动刷新命令等输出字线使能信号EN。第二驱动单元250被配置为响应于 由操作控制单元240输出的操作控制脉冲信号DRV0NP，在设定时间间隔期间将负字线驱动 电压(VBBW)端驱动到回授偏置电压VBB。第二驱动单元250被实现为耦合在回授偏置电压 (VBB)端和负字线驱动电压(VBBW)端之间的NMOS晶体管，该NMOS晶体管通过其栅极接收 所输出的操作控制脉冲信号DRV0NP。图3是操作控制单元240的内部电路图。参照图3，操作控制单元240包括操作间隔设定部242和信号变换部244。操作间 隔设定部242被配置为响应于字线使能信号EN而输出与第二驱动单元250运行的时间间 隔相对应的使能脉冲信号ENP。信号变换部244被配置为把由操作间隔设定部242输出的 使能脉冲信号ENP变换为具有用于操作第二驱动部250的电压电平的操作控制脉冲信号 DRVONP。操作间隔设定部242包括被配置为延迟所输出的字线使能信号EN的延迟单元 242A。尽管未详细示出，但是其中组合了逻辑门、电阻器和电容器以传输信号的传播延迟电 路可以用作延迟单元242A。可以通过测试模式或熔丝编程设定延迟时间间隔。信号变换部244包括电压电平移位器244A和缓冲器244B。电压电平移位器244A 被配置为移位由操作间隔设定部242输出的使能脉冲信号ENP的电压电平。缓冲器244B被 配置为缓冲电压电平移位器244A的输出信号。电压电平移位器244A和缓冲器244B被配 置为输出操作控制脉冲信号DRV0NP，在第二驱动单元250响应于操作控制脉冲信号DRVONP 被关断时，输出的操作控制脉冲信号DRVONP具有与回授偏置电压VBB相同的电压电平，以 及在第二驱动单元250响应于操作控制脉冲信号DRVONP被导通时，输出的操作控制脉冲信 号DRVONP具有用于上拉操作的源电压电平V2。在下文中，参照图4详细描述根据本发明的第一实施例的内部负电压生成装置的 操作。图4是示出图2的内部负电压生成装置的操作的时序图。参照图4，内部负电压生成装置200通过回授偏置电压生成块220和负字线驱动电 压生成块230生成负字线驱动电压VBBW，并向图中未示出的字线驱动器供应所生成的负字 线驱动电压VBBW。字线驱动器在禁止字线时向该字线供应由内部负电压生成装置200输出的负字 线驱动电压VBBW，以便保持在相应存储单元中存储的数据。在从相应存储单元读取数据或向相应存储单元写入数据时，使能相应字线。相应 字线驱动器将负字线驱动电压VBBW的电平改变为高电势电压VPP的电平，并向该字线输出 改变的负字线驱动电压VBBW。
此时，输出字线使能信号EN。内部负电压生成装置200的初始驱动块230响应于 所输出的字线使能信号EN附加地操作。具体地，操作控制单元240的操作时间间隔设定部242生成并输出对应于设定时 间间隔(即其中第二驱动单元250运行的时间间隔)的使能脉冲信号ENP。此时，使能脉冲 信号ENP具有电压电平‘VI，。随后，电压电平移位器244A移位由操作时间间隔设定部242输出的使能脉冲信号 ENP的电压电平，并且缓冲器244B缓冲由电压电平移位器244B移位的输出信号，以输出具 有用于导通第二驱动单元250的源电压电平V2的操作控制脉冲信号DR V0NP。响应于所供应的操作控制脉冲信号DRVONP而操作第二驱动单元250，以在该字线 的初始激活时间间隔TD期间，向字线驱动器供应稳定的负字线驱动电压VBBW。以下描述根据本发明的第二实施例的内部负电压生成装置。在根据本发明的第二实施例的内部负电压生成装置中，对比于本发明的第一实施 例，附加地提供电压检测部以检测负字线驱动电压VBBW的变化。因此，可以更精确地控制 初始驱动块的操作间隔。在本发明的第二实施例中，只有初始驱动块的操作控制单元具有 与本发明的第一实施例的配置不同的配置。因此，以下描述将聚焦在操作控制单元上。此 夕卜，相同的附图标记指代与第一实施例的部件相同的部件，并且不同的附图标记指代与第 一实施例的部件不同的部件。为了解释的方便，已经省略了与第一实施例的部件相同的部 件的描述。图5是根据本发明的第二实施例的内部负电压生成装置的操作控制单元的内部 电路图。参照图5，操作控制单元340包括被配置为检测负字线驱动电压VBBW的电压电平 是否已经改变的电压检测部346。电压检测部346被实现为配置成比较第三参考电压VR_ VBBffl与负字线驱动电压VBBW的反馈电压VFEED并输出比较结果作为检测信号DRV0FFB 的比较器346A。比较器346A的非反相端(+)接收第三参考电压VR_VBBW1，并且其反相端 (-)接收具有在设定时间间隔电压VINT和字线驱动电压VBBW之间的电压电平的反馈电压 VFEED。第三参考电压VR_VBBW1对应于反馈电压VFEED的目标电压电平。即，第三参考电 压VR_VBBW1和反馈电压VFEED之间的关系可以按如下方程1和2表示。VFEED = VR_VBBffl方程 1
r n VINT-VBBW VINT-VFEED、^-=-万程 2
Rl +R2Rl如果需要，可以用各种方式设定第三参考电压VR_VBBW1和反馈电压VFEED。操作控制单元340还包括逻辑运算部348，逻辑运算部348被配置为对由电压检 测部346输出的检测信号DRV0FFB和由操作间隔设定部242输出的输出信号ENPRE进行逻 辑运算，并生成和输出使能脉冲信号ENP。逻辑运算部348被实现为与(AND)门。在下文中，详细描述根据本发明的第二实施例的内部负电压生成装置的操作。图6A是解释图5的电压检测部的操作的时序图，并且图6B是解释根据本发明的 第二实施例的内部负电压生成装置的操作的时序图。参照图6A，当出现负字线驱动电压VBBW的电压电平的改变时，反馈电压VFEED也 改变。那么，电压检测部346检测该改变。作为检测结果，在反馈电压VFEED大于或等于第三参考电压VR_VBBW1时，电压检测部346输出检测信号DRVOFFB。基于所输出的电压检测部346的检测信号DRV0FFB，如下描述其中稳定地保持第 二内部负电压的操作。参照图6B，在禁止字线时，通过字线驱动器向该字线供应负字线驱动电压VBBW， 以便保持在相应存储单元中存储的数据。在从相应存储单元读取或向相应存储单元写入数据时，使能相应字线。即，相应字 线驱动器将负字线驱动电压VBBW的电平改变为高电势电压VPP的电平，并向该字线供应改 变的负字线驱动电压VBBW。此时，输出字线使能信号EN。响应于所输出的字线使能信号EN操作初始驱动块 230。具体地，操作间隔设定部242生成并输出对应于设定时间间隔(即其中第二驱动 单元250运行的设定时间间隔)的脉冲信号ENPRE。电压检测部346接收反馈的负字线驱 动电压VBBW以检测负字线驱动电压VBBW的电压电平是否已经改变，并取决于检测结果激 活检测信号DRVOFFB (参照图6A)。随后，逻辑运算部348接收操作设定部242的脉冲信号ENPRE和电压检测部346 的检测信号DRV0FFB，并且在逻辑上将这些信号相乘并输出使能脉冲信号ENP。S卩，响应于 检测信号DRVOFFB输出使能脉冲信号ENP。电压电平移位器244A移位由逻辑运算部348输出的使能脉冲信号ENP的电压电 平，并且缓冲器244B缓冲由电压电平移位器244A移位的输出信号，以输出具有用于导通第 二驱动单元250的源电压电平V2的操作控制脉冲信号DRV0NP。因此，响应于所供应的操作控制脉冲信号DRVONP操作第二驱动单元250。因为基 于负字线驱动电压VBBW的电压电平确定第二驱动单元250的操作时间间隔，所以可以更精 确地控制第二驱动单元250的操作时间间隔。在下文中，描述根据本发明的第三实施例的内部负电压生成装置的操作。在本发明的第三实施例中，对比于本发明的第一实施例，可以既在使能字线时甚 至又在禁止字线时附加地操作初始驱动块。因此，如同在本发明的第二实施例中那样，以下 描述聚焦在具有与第一实施例的配置不同的配置的初始驱动块的操作控制单元上。此外， 相同附图标记指代与本发明的第一实施例的部件相同的部件，而不同的附图标记指代与本 发明的第一实施例的部件不同的部件。为了解释的方便，已经省略了与第一实施例的部件 相同的部件的描述。图7是根据本发明的第三实施例的内部负电压生成装置的操作控制单元的内部 电路图。 参照图7，操作控制单元730包括被配置为响应于字线使能/禁止信号ACTEN设定 第二驱动单元250的操作时间间隔的第一和第二操作间隔设定部242和746。如以上关于第一实施例所描述的，在使能字线时，即在字线使能/禁止信号ACTEN 从低电平改变为高电平时，第一操作时间间隔设定部242输出用于设定第二驱动单元250 的操作时间间隔的第一脉冲信号ΕΝΡ0。第一操作时间间隔设定部242包括被配置为延迟所 供应的字线使能/禁止信号ACTEN的第一延迟单元242A。 在禁止字线时，即在字线使能/禁止信号ACTEN从高电平改变为低电平时，第二操作时间间隔设定部746输出用于设定第二驱动单元250的操作时间间隔的第二脉冲信号 ENPl0第二操作时间间隔设定部746包括第二延迟单元746A。其中组合了逻辑门、电阻器 和电容器以传输信号的传播延迟电路可以用作第二延迟单元746A。可以通过测试模式或熔 丝编程设定延迟时间间隔。操作控制单元730还包括被配置为对第一和第二操作时间间隔设定部242和746 的第一和第二脉冲信号ENPO和ENPl进行逻辑运算以生成并输出使能脉冲信号ENP的逻辑 运算部748。逻辑运算部748可以被实现为或(OR)门。在下文中，详细描述根据本发明的第三实施例的内部负电压生成装置的操作。图8是解释根据本发明的第三实施例的内部负电压生成装置的操作的时序图。参照图8，经由字线驱动器向字线输出负字线驱动电压VBBW。因此，保持了在相应 存储单元中存储的数据。在从相应存储单元读取数据或向相应存储单元写入数据时，使能相应字线。即，相 应字线驱动器将负字线驱动电压VBBW的电平改变为高电势电压VPP的电平，并随后向该字 线输出改变的负字线驱动电压VBBW。此时，输出字线使能/禁止信号ACTEN。操作控制单元730响应于所输出的字线使 能/禁止信号ACTEN来操作。即，第一操作时间间隔设定部242输出对应于设定时间间隔 (即其中第二驱动单元250运行的时间间隔TD0)的第一脉冲信号ΕΝΡ0。另一方面，不输出 第二操作时间间隔设定部746的输出信号ENP1。随后，逻辑运算部748接收第一和第二操作时间间隔设定部242和746的输出信 号ENPO和ENPl，并且在逻辑上将输出信号ENPO和ENPl相加并输出使能脉冲信号ENP。电压电平移位器244A移位从逻辑运算部748输出的使能脉冲信号ENP的电压电 平。缓冲器244B缓冲由电压电平移位器244A移位的输出信号，以输出具有用于导通第二 驱动单元250的源电压电平V2的操作控制脉冲信号DRV0NP。因此，第二驱动单元250响应于所输出的操作控制脉冲信号DRVONP而被操作，并 且在该字线的初始使能时间间隔期间向字线驱动器稳定地供应负字线驱动电压VBBW。随后，在不输出字线使能/禁止信号ACTEN时，第一操作时间间隔设定部242的输 出信号ENPO保持低逻辑电平。只有第二操作时间间隔设定部746输出对应于设定时间间 隔(即其中第二驱动单元250运行的时间间隔TDl)的第二脉冲信号ENP1。逻辑运算部748接收第一和第二操作时间间隔设定部242和746的输出信号ENPO 和ENP1，并且在逻辑上将输出信号ENPO和ENPl相加并输出使能脉冲信号ENP。电压电平移位器244A移位从逻辑运算部748输出的使能脉冲信号ENP的电压电 平。缓冲器244B缓冲由电压电平移位器244A移位的输出信号，以输出具有用于导通第二 驱动单元250的源电压电平V2的操作控制脉冲信号DRV0NP。因此，响应于所供应的操作控制脉冲信号DRVONP操作第二驱动单元250，并且第 二驱动单元250在该字线的初始时间禁止间隔期间，向字线驱动器稳定地供应负字线驱动 电压VBBW。根据本发明的实施例，最小化/减少了由于在使能或禁止字线时动态功率的消耗 而出现的负字线驱动电压VBBW的变化。因此，改进了存储单元的数据保持能力。根据本发明的实施例，在负字线驱动电压的电平改变时，内部负电压生成装置可以在设定时 间间隔期间，附加地将负字线驱动电压(VBBW)端驱动到回授偏置电压。因此， 最小化了由于在激活操作时间间隔的初始阶段动态功率的消耗而出现的负字线驱动电压 的变化，以抑制存储单元的关断泄漏电流。因此，改进了存储单元的数据保持能力。
尽管本发明已经针对其特定实施例进行了描述，但是对于本领域技术人员而言显 然的是，可以在不脱离由所附权利要求限定的本发明的精神和范围的情况下做出各种改变 和修改。
权利要求
1.一种内部负电压生成装置，其包括第一内部负电压生成块，其被配置为生成第一内部负电压，所述第一内部负电压低于 接地电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，所述 第二内部负电压高于第一内部负电压且低于所述接地电压；以及初始驱动块，其被配置为在激活操作时间间隔的初始设定时间间隔期间，附加地将第 二内部负电压端驱动到第一内部负电压。
2.根据权利要求1所述的内部负电压生成装置，其中所述初始驱动块包括操作控制单元，其被配置为响应于字线使能信号而输出在所述初始设定时间间隔期间 被激活的操作控制脉冲信号；以及驱动单元，其被配置为响应于所述操作控制脉冲信号而把第二内部负电压端驱动到第 一内部负电压。
3.根据权利要求2所述的内部负电压生成装置，其中所述操作控制单元包括 操作时间间隔设定部，其被配置为设定所述驱动单元的操作的估计时间间隔，并输出对应于所述估计时间间隔的脉冲信号；以及信号电平变换部，其被配置为将来自操作间隔设定部的所述脉冲信号变换为用于所 述驱动单元的信号电平，并输出所述操作控制脉冲信号。
4.根据权利要求2所述的内部负电压生成装置，其中所述驱动单元包括耦合在第一内 部负电压端和第二内部负电压端之间的负沟道金属氧化物半导体NMOS晶体管，并且其中 所述NMOS晶体管通过其栅极从所述操作控制单元接收所述操作控制脉冲信号。
5.根据权利要求1所述的内部负电压生成装置，其中第一内部负电压包括回授偏置电 压，并且其中第二内部负电压包括负字线驱动电压。
6.一种内部负电压生成装置，其包括第一内部负电压生成块，其被配置为生成第一内部负电压，所述第一内部负电压低于 接地电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，所述 第二内部负电压高于第一内部负电压且低于所述接地电压；以及初始驱动块，其被配置为在激活操作时间间隔的初始阶段检测第二内部负电压的电 平，并在对应于检测结果的时间间隔期间，附加地将第二内部负电压端驱动到第一内部负 电压。
7.根据权利要求6所述的内部负电压生成装置，其中所述初始驱动块包括操作控制单元，其被配置为响应于字线使能信号而生成在所述时间间隔期间被激活的 操作控制脉冲信号；以及驱动单元，其被配置为响应于所述操作控制脉冲信号而将第二内部负电压端驱动到第 一内部负电压。
8.根据权利要求7所述的内部负电压生成装置，其中所述操作控制单元包括操作间隔设定部，其被配置为设定所述驱动单元的操作的估计时间间隔，并输出对应 于所述估计时间间隔的第一脉冲信号；电压检测部，其被配置为检测来自第二内部负电压生成块的第二内部负电压的变化，并输出对应于检测结果的第二脉冲信号；以及信号电平变换部，其被配置为将逻辑运算部的输出信号变换为用于操作所述驱动单 元的信号电平，并输出所述操作控制脉冲信号。
9.根据权利要求8所述的内部负电压生成装置，其还包括逻辑运算部，其被配置为对所述操作间隔设定部的第一脉冲信号和所述电压检测部的 第二脉冲信号进行逻辑运算。
10.根据权利要求8所述的内部负电压生成装置，其中所述电压检测部包括反馈电压生成器，其被配置为将第二内部负电压变换为具有设定的电压电平的反馈电 压；以及比较器，其被配置为比较从所述反馈电压生成器输出的所述反馈电压和与所述反馈电 压的目标电压电平相对应的参考电压。
11.根据权利要求7所述的内部负电压生成装置，其中所述驱动单元包括耦合在第 一内部负电压端和第二内部负电压端之间的负沟道金属氧化物半导体NMOS晶体管，所述 NMOS晶体管通过其栅极从所述操作控制单元接收所述操作控制脉冲信号。
12.根据权利要求6的内部负电压生成装置，其中第一内部负电压包括回授偏置电压， 并且其中第二内部负电压包括负字线驱动电压。
13.一种内部负电压生成装置，其包括第一内部负电压生成块，其被配置为生成第一内部负电压，所述第一内部负电压低于 接地电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，所述 第二内部负电压高于第一内部负电压并且低于所述接地电压；以及初始驱动块，其被配置为在字线使能时间间隔的初始设定时间间隔期间和字线禁止时 间间隔的初始设定时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。
14.根据权利要求13所述的内部负电压生成装置，其中所述初始驱动块包括 操作控制单元，其被配置为接收字线使能信号或字线禁止信号，并在设定时间间隔期间输出操作控制脉冲信号；以及驱动单元，其被配置为响应于激活的操作控制脉冲信号而被操作，并将第二内部负电 压端驱动到第一内部负电压。
15.根据权利要求14所述的内部负电压生成装置，其中所述操作控制单元包括 第一操作时间间隔设定部，其被配置为接收所述字线使能信号，并在第一时间间隔期间输出第一脉冲信号；第二操作间隔设定部，其被配置为接收所述字线禁止信号，并在第二时间间隔期间输 出第二脉冲信号；以及信号电平变换部，其被配置为将逻辑运算部的输出信号变换为用于操作所述驱动单 元的信号电平，并输出所述操作控制脉冲信号。
16.根据权利要求15所述的内部负电压生成装置，其还包括逻辑运算部，其被配置为对第一脉冲信号和第二脉冲信号进行逻辑运算。
17.根据权利要求14所述的内部负电压生成装置，其中所述驱动单元包括耦合在第 一内部负电压端和第二内部负电压端之间的负沟道金属氧化物半导体NMOS晶体管，所述NMOS晶体管通过其栅极从所述操作控制单元接收所述操作控制脉冲信号。
18.根据权利要求13所述的内部负电压生成装置，其中第一内部负电压包括回授偏置 电压，并且第二内部负电压包括负字线驱动电压。
19.一种内部负电压生成装置，其包括内部负电压生成块，其被配置为使用低于接地电压的第一内部负电压来基于所述接地 电压生成第二内部负电压，所述第二内部负电压具有高于第一内部负电压并且低于所述接 地电压的电平；以及辅助驱动块，其被配置为在设定时间间隔期间，响应于激活信号而附加地将第二内部 负电压端驱动到第一内部负电压。
20.根据权利要求19所述的内部负电压生成装置，其中所述激活信号包括响应于激活 命令、预充电命令和自动刷新命令中之一输出的信号。
全文摘要
一种内部负电压生成装置，包括第一内部负电压生成块，其被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于接地电压；以及初始驱动块，其被配置为在激活操作时间间隔的初始设定时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。
文档编号G11C11/406GK102097121SQ201010114189
公开日2011年6月15日 申请日期2010年2月22日 优先权日2009年12月14日
发明者都昌镐 申请人:海力士半导体有限公司