专利名称：产生参考电压和读存储单元的方法及实现方法的电路配置的制作方法
技术领域：
本发明一般涉及半导体存储器领域，更具体地说，涉及用于读出电阻性存储单元的电路和方法。
背景技术：
电阻性存储单元是可写存储元件，例如可重写存储元件，它可被编程为具有高阻抗状态或低阻抗状态。使用特定类型电阻性存储单元的半导体存储器的一个实例是导电桥接随机存取存储器(CBRAM)。
为了确定电阻性存储单元的阻抗状态，常规作法是将被读位线预充电到读出电压，并使用电压源作为参考电压。与被读位线上的电阻性存储单元相关联的字线然后被激活。如果存储单元已被编程为具有高电阻状态，则被读位线上的电压将保持为预充电电压，但如果存储单元已被编程为具有低电阻状态，则被读位线上的电压将迅速充电或放电到存储单元电阻的另一端上存在的电压电位。放大器根据被读位线上的电压和参考电压之间的关系提供存储单元逻辑状态的指示。
发明内容
用于产生电阻性存储器中参考电压的方法和电路配置包括通过将具有不同电压的两条位线连接在一起来产生参考电压。这个产生参考电压的方法可以用于读出半导体存储器中电阻性存储单元阵列的至少一个存储单元的方法和电路配置中。所产生的参考电压以及取决于电阻性存储单元内容的电压被施加到放大器上，以确定存储单元的内容。存储单元的内容根据参考电压和取决于存储单元内容的电压之间的关系而确定。
为了更完全的理解本发明及其优点，现要参阅结合附图所作的以下说明，附图包括图1的示意图示出存储单元阵列的实例，它具有使用折叠位线体系结构配置的电阻性存储单元；图2的示意图示出用于读出电阻性存储单元的电路配置的第一示范实施例；图3的示意图示出用于读出电阻性存储单元的电路配置的第二示范实施例；图4的示意图示出存储单元阵列的一部分；以及图5的示意图示出另一存储单元阵列的一部分。
具体实施例方式
图1示出具有存储单元阵列300的实例，它具有使用折叠位线体系结构配置的多个电阻性存储单元1、2。这些电阻性存储单元1、2可以是，但并不必须是，导电桥接随机存取存储单元。许多其它类型的电阻性存储单元1、2也可使用。相变存储单元是可以使用的另一类型电阻性存储单元1、2的实例，且本发明不必限于和任何一种特定类型的电阻性存储单元1、2一起使用。
在折叠位线体系结构中存取特定字线时，每隔一条位线BLt连接到存储单元1，或每隔一条位线BLc连接到存储单元2，但不能使用同一字线同时存取存储单元1和2。连接到存储单元1的所有位线BLt将被称作真位线BLt。连接到存储单元2的所有位线BLc将被称作互补位线BLc。这只是用来解释本发明的一个约定，并不意味着在不同的位线BLt和BLc的结构或操作方面有任何区别。所属领域的技术人员会理解，重复图1所示的图案，就可将附加存储单元1连接到真位线BLt，并将附加存储单元2连接到互补位线BLc，当然，也存在有附加字线WL和位线BL。
在读出折叠位线体系结构中的存储单元1、2时，在执行读出存取的同时，即在一个读出周期中，连接到真位线BLt的存储单元1或连接到互补位线BLc的存储单元2可被存取。优选的是，在实现本发明时，使用折叠位线体系结构，或者使用不同存储单元阵列的位线。这最后一点在以下对本发明的两个示范实施例的解释中会说明白。
图2示出用于读出电阻性存储单元1、2的电路配置100的第一示范实施例。开关电路19由晶体管3、4和5形成。晶体管3的控制信号MUX0是用于将位线BLt1耦合到感测放大器A的第一输入端IN1。晶体管4的控制信号MUX1是用于将位线BLc1耦合到感测放大器A的第二输入端IN2。晶体管5的控制信号MUX2是用于将位线BLc2耦合到感测放大器A的第二输入端IN2。只有相同类型的位线BLt或BLc可以与感测放大器A的给定放大器输入端耦合。在该实例中，IN1可与一对真位线BLt耦合，但仅示出了BLt1，且IN2可以与互补位线BLc1和BLc2耦合。感测放大器A包括晶体管11-16，并将由控制信号SEN和SEP激活。均衡电路E由晶体管8、9和10形成，且预充电电路P由晶体管6和7形成。晶体管17和18只是用来在使能信号CSL(列选择)被激活时将感测放大器的锁存值提供给外设。在以下说明中，假定使能信号CSL最初是去激活的。每条位线BLt、BLc1、BLc2都具有线电容和线电阻，它们没有明确示出但已知是实际存在的。
在空闲状态，所有位线(仅示出了BLt1、BLc1和BLc2)都保持在一个电压，通常为VPL。可以这样实现施加控制信号EQ以激活(导通)晶体管8、设置VEQ的电压等于VPL、并施加适合的控制信号MUX0、MUX1和MUX2，以使位线BLt1、BLc1和BLc2被有效短接。VPL是施加到在位线BLt、BLc上所配置的存储单元1、2的一个电极上(例如，在CBRAM存储单元中的阳极)的电压。VPL可能值的一个实例是1.5V。当然，所用的VPL实际值取决于所用的电阻性存储单元1、2的类型以及特定的电路实现方案。
现给出产生参考电压Vref和读出BLt1上存储单元1的单元内容的方法实例。在空闲状态，位线BLt1、BLc1和BLc2已被设置为VPL的值。仅将互补位线之一BLc1或BLc2预充电到适当电压而将另一互补位线保留在VPL电压的任何控制信号序列都可接受，用于产生参考电压Vref。优选的是，与预充电互补位线之一BLc1或BLc2的同时预充电真位线BLt1，以使连接到真位线BLt1的存储单元1能被读出。用于预充电真位线BLt1和仅互补位线BLc1、BLc2之一的适当电压优选是用于预充电位线BLt(或BLc)的读出电压Vread，以便从连接到该位线BLt(或BLc)的存储单元1(或2)中读出其内容。Vread可以例如是VPL-Vd(或对应的VPL+Vd)。VPL是连接到存储器电阻一个端子的电压，例如可以为1.5V，而Vd例如可以为100mV。应理解，这些值仅是作为实例给出，许多其它适当的值也可使用，视特定的电阻性存储单元以及在半导体存储器中使用的电路配置而定。
在空闲状态之后，控制信号EQ用于去激活晶体管8，以便能用位线BLt1、BLc1、BLc2执行有用的操作。在此实例中，我们将通过去激活控制信号MUX2使晶体管5断开与互补位线BLc2的连接，而让互补位线BLc2保持在VPL。为了将真位线BLt1和互补位线BLc1预充电到读出电压Vread，将电压Vread施加在VR上，并施加控制信号PRE0和PRE1以分别激活晶体管6和7。控制信号MUX0和MUX1也必须分别激活晶体管3和4。在足够的预充电时间之后，控制信号PRE0和PRE1用来分别去激活晶体管6和7。
现可如下所述产生参考电压Vref。控制信号MUX2用来激活晶体管5，而MUX1则激活晶体管4。这样，第二互补位线BLc2就耦合到第一互补位线BLc1和感测放大器A的第二输入端IN2。在第一互补位线BLc1和第二互补位线BLc2之间发生电荷共享，且该电荷共享过程在感测放大器A的第二输入端IN2上产生参考电压Vref。该参考电压Vref是Vread和VPL的中间值。当使用示范值Vread＝1.4V和VPL＝1.5V时，Vref将等于1.45V。
为了读出存储单元1的内容，MUX0优选保持被激活，且要读出的存储单元1的字线WL1被激活，优选是在控制信号MUX2激活晶体管5以另外将第二互补位线BLc2耦合到感测放大器A的第二输入端IN2的同时进行。在互补位线BLc1和BLc2上的电荷共享过程以及在真位线BLt1上可能的放电或充电进行了足够的时间之后，控制信号MUX0、MUX1和MUX2可用来将所有位线BLt1、BLc1和BLc2从感测放大器A的输入端IN1和IN2上去耦，然后使用控制信号SEN和SEP使感测放大器A激活，以使存储单元1的内容可用。将位线BLt1、BLc1和BLc2从感测放大器A的输入端IN1和IN2上去耦，就消除了存储单元1、2由于在感测放大器A被激活时所引起的电压和电流而改变存储器状态的可能性。对于某些电阻性存储单元，例如PCRAM存储单元，控制信号MUX0、MUX1和MUX2的去激活可以省略。
如果被读的存储单元1具有高阻抗状态，则施加到感测放大器A的第一输入端IN1的电压是预充电到真位线BLt1上的读出电压Vread。但是，如果存储单元1具有低阻抗状态，则施加到感测放大器A的第一输入端IN1的电压实质上是连接到存储单元1电阻上的电压VPL。
本发明的一个优点是，所产生的参考电压Vref会有效地补偿预充电时间和偏置电压的改变。这就能在必要时实现更积极主动的定时。例如，如果第一互补位线BLc1被预充电到VPL-Vd，且第二互补位线为VPL，则由于电荷共享过程的结果，施加到感测放大器第二输入端IN2的电压即为[VPL-Vd+VPL]/2＝VPL+0.5Vd。这是非常合乎需要的，因为参考电压Vref恰好处于被读真位线BLt1上的两个可能电压值之间，也就是，电压VPL和读出电压Vread＝VPL-Vd之间。但是，如果预充电时间太短，则位线BLc1和BLt将仅预充电到VPL-80％Vd，而且电压VPL-40％Vd结果是参考电压Vref。请注意，这个参考电压Vref恰好处于要估算的真位线BLt上两个可能电压(VPL-80％Vd和VPL)之间。如果预充电电压具有偏置电压，则参考电压Vref也会类似受到影响，且参考电压Vref现在会等于VPL-0.5(Vd+偏置)，它恰好处于现在可能在要估算的真位线BLt上的电压(VPL-Vd+偏置)和VPL之间。
本发明的另一优点是不需要附加参考电压源，因为在感测放大器A的第二输入端IN2上所产生的参考电压Vref是通过使用读出电压Vread导出的。
对产生参考电压Vref和读出存储单元的单元内容的方法的以上解释，是通过阐明读出连接到真位线BLt，具体的是BLt1的存储单元1的过程给出的。为了说明在真位线BLt1上读出存储单元1的情况，不需要在图2中示出第二真位线BLt。但在实现本发明时，应有可能将第二真位线BLt(图2中未示出)连接到感测放大器A的输入端IN1。
类似的过程可用于读出连接到互补位线BLc1或BLc2的存储单元2。在这种情况下，将两条真位线BLt连接在一起来产生参考电压Vref。要读出的互补位线BLc1或BLc2以及真位线BLt之一已被预充电到适当电压，例如VPL-Vd(或对应的VPL+Vd)，且另一真位线BLt已被保留在空闲状态时获得的初始电压VPL。未示出的第二真位线BLt然后将与真位线BLt1连接，以产生参考电压Vref，该参考电压将在读出连接到互补位线BLc1或BLc2的存储单元2时使用。
此外，连接到未示出的真位线BLt的存储单元1可被读出。应理解，在存储单元阵列300中电路配置100将被多次构建，以使连接到所有位线BLt、BLc的存储单元1、2可被读出。
现在应该明白，为什么要优选使用折叠位线体系结构或来自不同存储单元阵列的互补位线BLc(或在另一情况下的真位线BLt)，而不是含有被读位线BLt(或在另一情况下的BLc)的存储单元阵列。为在感测放大器A的输入端IN2(或IN1)产生参考电压Vref的电荷共享过程中所涉及的两条位线BLc(或BLt)不得具有在当前读出周期期间将被存取的存储单元。这样就能够按需设置这些位线上的电压，以使电荷共享过程然后能用来产生参考电压Vref。
该第一示范实施例的缺点在于在激活感测放大器A以读出存储单元1的内容之前将位线BLt1、BLc1、BLc2从感测放大器A的输入端IN1、IN2上断开时，在感测放大器A的第二输入端IN2上产生的瞬态电压幅度比在感测放大器A的第一输入端IN1上产生的瞬态电压幅度高得多(大约两倍的幅度)。因此，会产生干扰信号，而使读出信号错误。瞬态电压的差异之所以引起，是因为两个开关晶体管4和5都从感测放大器A的第二输入端IN2上断开，而只有开关晶体管3从感测放大器A的第一输入端IN1上断开。
这个缺点可通过如下方式克服确保仅一个开关晶体管(晶体管4，见图3)需要进行转变，以便将两条互补位线BLc1和BLc2都从感测放大器A的第二输入端IN2上断开。同样，当读出连接到互补位线BLc的存储单元2时，仅一个开关晶体管(晶体管3，见图3)将用来将两条真位线(BLt1和BLt2)从感测放大器A的第一输入端IN1上断开。
图3示出用于读出电阻性存储单元1、2的电路配置200的第二示范实施例。与第一示范实施例中所示组件类似的组件用相同的参考编号表示。以下仅详细说明附加的或不包括的组件。第二示范实施例构建来解决在第一示范实施例中存在的感测放大器A的输入端IN1、IN2上产生的开关瞬态电压不相等的缺点。
请注意，图中示出了附加的真位线BLt2。说明第一实施例时不需要示出BLt2。开关电路19由晶体管3、4、50和51形成。提供开关晶体管51是为了使用控制信号RT将真位线BLt1和BLt2连接在一起，而提供开关晶体管50是为了使用控制信号RC将互补位线连接在一起。还是考虑要读出连接到真位线BLt1的存储单元1的情况，可以看出，开关晶体管50可用来将互补位线BLc1和BLc2连接在一起，以使电荷共享过程能够发生。但是，现在仅需使用晶体管4使两条互补位线BLc1和BLc2都从感测放大器A的第二输入端IN2上断开。在激活感测放大器A之前，控制信号MUX1去激活晶体管4，以使互补位线BLc1和BLc2从感测放大器A的第二输入端IN2上断开，而与此同时，控制信号MUX0去激活晶体管3，以使真位线BLt1从感测放大器A的第一输入端IN1上断开，存储单元1被读出。由于在感测放大器A的每个输入端IN1、IN2上仅有单个晶体管3、4在进行开关过程，且晶体管3、4对称操作，在第二输入端IN2上产生的开关瞬态电压将具有与在第一输入端IN1上产生的开关瞬态电压大约相等的幅度，这就不会引起容易使读出信号发生错误的干扰信号。这样，感测容限可最大化。
本发明的附加特性能够从用于读出存储单元1、2的电路配置200中去除包括晶体管8、9和10的均衡器电路E。现说明用于均衡位线BLt和BLc以及随后用于读出存储单元内容1的有用信号序列的一个实例。起初，控制信号RT激活晶体管51以将真位线BLt1和BLt2短接在一起，且控制信号RC激活晶体管50以将互补位线BLc1和BLc2短接在一起。控制信号MUX0和PRE0也分别激活晶体管3和6，以使真位线BLt1和BLt2保持在由信号VR(VR＝VPL)所施加的电压VPL(在此实例中为1.5V)。控制信号MUX1和PRE1分别激活晶体管4和7，以使互补位线BLc1和BLc2也保持在由信号VR所施加的电压VPL。现在所有位线BLt1、BLt2、BLc1和BLc2都被均衡。
在空闲状态期间该均衡条件被保持。对于读出操作，控制信号RC和RT将去激活晶体管50和51，以使互补位线BLc2保持在电压VPL。然后，施加到VR上的电压被设置为读出电压Vread(在此实例中为1.4V)。现在用有效的控制信号MUX0、MUX1、PRE0和PRE1，就可将真位线BLt1和互补位线BLc1预充电到在VR上施加的读出电压Vread。在足够的预充电操作时间之后，控制信号PRE0和PRE1被去激活。现在，控制信号RC可以被激活，以使晶体管50将互补位线BLc1和BLc2连接在一起，以在感测放大器A的第二输入端IN2上产生参考电压Vref。在要被读出的位线预充电之后，字线WL1被激活，以使在感测放大器A的第一输入端IN1上就会产生取决于存储单元1内容的电压。现在控制信号MUX0和MUX1可分别去激活晶体管3和4，以使具有被读存储单元1的真位线BLt1以及互补位线BLc1和BLc2都从感测放大器A的输入端IN1、IN2上断开。随后，控制信号SEN和SEP可激活感测放大器A，以通过对施加到第二输入端IN2上的参考电压Vref与施加到第一输入端IN1上取决于存储单元1内容的电压进行比较，而读出存储单元1的内容。
图4示出部分存储单元阵列49，它具有可用来将两条互补位线BLc1和BLc2连接在一起的晶体管50。虽在图4中未予示出，但另一开关晶体管(晶体管4，见图3)将被配置在每个开关晶体管50和它们相应的感测放大器A之间。同样，晶体管51可用来将两条真位线BLt连接在一起，且对应的开关晶体管(晶体管3，见图3)将被配置在开关晶体管51和它们相应的感测放大器A之间。
图5示出具有晶体管50和51的另一存储单元阵列52的一部分。可以看出，被连接的位线BLt1和BLt2或BLc1和BLc2不必是紧相邻的位线。虚线代表的位线BLop连接到位于阵列52相对侧的感测放大器。所以可以看出，甚至连接到位于阵列49相对侧的感测放大器的位线Blop也可位于由晶体管51连接的位线(例如)BLt1和BLt2之间。
权利要求
1.一种用于在电阻性存储器中产生参考电压的方法，所述方法包括通过将具有不同电压的两条位线连接在一起来产生所述参考电压。
2.如权利要求1所述的方法，其中所述电阻性存储器包括电阻性半导体存储器。
3.如权利要求1所述的方法，还包括将所述两条位线之一设置为第一电压，第一电压取决于用来预充电连接到要读出的多个电阻性存储单元的多条位线的电压；以及将所述两条位线中另一条设置为第二电压，第二电压取决于提供给所述多个电阻性存储单元的多个电阻的电压。
4.如权利要求3所述的方法，其中设置所述两条位线中另一条包括在所述电阻性存储器的空闲状态期间将所述两条位线中的另一条设置为第二电压。
5.如权利要求3所述的方法，其中设置所述两条位线之一包括在预充电连接到要读出的所述多个电阻性存储单元的所述多条位线的同时，将所述两条位线之一设置为第一电压。
6.如权利要求5所述的方法，其中设置所述两条位线中另一条包括在所述电阻性存储器的所述空闲状态期间将所述两条位线中的另一条设置为第二电压。
7.如权利要求3所述的方法，其中第一电压包括用于预充电所述多条位线的电压；以及第二电压包括提供给所述多个电阻性存储单元的所述多个电阻的电压。
8.一种用于读出存储器中电阻性存储单元阵列的至少一个存储单元的方法，所述方法包括通过将具有不同电压的两条位线耦合在一起，而不存取连接到所述两条位线中任一条的多个电阻性存储单元，来产生参考电压；以及将所述参考电压和取决于所述电阻性存储单元内容的电压施加到放大器上，以根据所述参考电压和取决于所述电阻性存储单元内容的所述电压之间的关系来确定所述电阻性存储单元的内容。
9.如权利要求8所述的方法，还包括将所述两条位线之一设置为第一电压，第一电压取决于用来预充电连接到所述电阻性存储单元的位线以便读出所述电阻性存储单元的电压；以及将所述两条位线中另一条设置为第二电压，第二电压取决于提供给与连接到正在预充电的位线一侧相对的所述电阻性存储单元的电阻一侧的电压。
10.如权利要求9所述的方法，其中设置所述两条位线中另一条包括在所述存储器的空闲状态期间将所述两条位线中的另一条设置为第二电压。
11.如权利要求9所述的方法，其中设置所述两条位线之一包括在预充电连接到所述电阻性存储单元的所述位线的同时，将所述两条位线之一设置为第一电压。
12.如权利要求11所述的方法，其中设置所述两条位线中另一条包括在所述存储器的所述空闲状态期间将所述两条位线中的另一条设置为第二电压。
13.如权利要求9所述的方法，其中第一电压是用于预充电连接到所述电阻性存储单元的所述位线以便读出所述电阻性存储单元的电压；以及第二电压是提供给与连接到正在预充电的位线一侧相对的所述电阻性存储单元的电阻一侧的电压。
14.如权利要求8所述的方法，其中将所述参考电压施加到所述放大器包括将所述两条位线连接到所述放大器的第一输入端；以及施加取决于所述电阻性存储单元内容的所述电压包括将连接到所述电阻性存储单元的位线连接到所述放大器的第二输入端；所述方法还包括在激活所述放大器之前，仅去激活一个晶体管以使所述两条位线从所述放大器的第一输入端断开，并仅去激活一个晶体管以使连接到所述电阻性存储单元的所述位线从所述放大器的第一输入端断开。
15.如权利要求8所述的方法，其中所述电阻性存储单元包括导电桥接随机存取存储单元。
16.如权利要求8所述的方法，其中所述电阻性存储单元阵列包括用于将相应各对位线短接在一起的多个晶体管；以及将两条位线连接在一起包括使用所述多个晶体管之一将所述两条位线连接在一起。
17.如权利要求8所述的方法，其中所述电阻性存储单元阵列包括多条第一位线，第一位线连接到存储有在当前读出周期中不存取的多个存储器内容的多个电阻性存储单元；以及所述电阻性存储单元阵列包括多条第二位线，第二位线连接到存储有在所述当前读出周期中不存取的多个存储器内容的所述多个电阻性存储单元；所述方法包括通过将每条都具有第一电压的所述多条第一位线连接到每条都具有第二电压的所述多条第二位线而产生多个参考电压；以及将所述多个参考电压和取决于多个电阻性存储单元的多个存储单元内容的多个电压施加到多个放大器，以根据所述多个参考电压与取决于所述多个存储单元内容的所述多个电压之间的多个关系，来确定所述多个电阻性存储单元的所述多个存储单元内容。
18.一种存储电路，包括电阻性存储单元阵列，包括多条位线；第一组多个开关晶体管，它们耦合在所述多条位线和多个电压节点之间；以及第二组多个开关晶体管，第二组多个开关晶体管中的每个耦合在所述多条位线中的一对位线之间，以使所述对位线能耦合在一起以产生参考电压。
19.如权利要求18所述的电路，其中所述电阻性存储单元阵列包括电阻性半导体存储器。
20.如权利要求18所述的电路，其中所述多条位线中的每一对包括第一位线和第二位线；以及第一组多个开关晶体管可切换到第一开关通路，以便在所述多条位线中每一对的第一位线上设置第一电压，并可切换到第二开关通路，以便在所述多条位线中每一对的第二位线上设置第二电压。
21.如权利要求18所述的电路，其中所述多个电压节点包括用于承载第一电压的第一电压节点和用于承载第二电压的第二电压节点；第一电压取决于用来预充电连接到要读出的多个电阻性存储单元的多条位线的电压；以及第二电压取决于提供给所述多个电阻性存储单元的多个电阻的电压。
22.一种存储电路，包括多个电阻性存储单元；多条位线，耦合到所述多个电阻性存储单元；多个放大器，用于读出所述多个电阻性存储单元，所述多个放大器包含多个第一输入端和多个第二输入端，所述多个放大器能够被激活和去激活；开关电路，用于选择性地将所述多条位线耦合到所述多个放大器的所述多个第一输入端和所述多个第二输入端；以及预充电电路，用于选择性地预充电所述多条位线，所述预充电电路与所述开关电路合作；其中对所述开关电路和所述预充电电路进行控制，以在第一组所述多条位线上设置第一电压，并在第二组所述多条位线上设置第二电压；对所述开关电路进行控制，以通过将第一组所述多条位线和第二组所述多条位线连接到所述多个放大器的所述多个第二输入端而产生多个参考电压；对所述开关电路进行控制，以将第三组所述多条位线连接到所述多个放大器的所述多个第一输入端，第三组所述多条位线连接到要读出的一组所述多个电阻性存储单元；对所述开关电路进行控制，以使第一组所述多条位线和第二组所述多条位线从所述多个第二输入端断开，并使第三组所述多条位线从所述多个第一输入端断开，然后所述多个放大器被激活，以确定要读出的所述组多个电阻性存储单元的多个电阻状态；以及所述电阻性半导体存储器被构建成，能产生所述多个参考电压，而不负面影响存储单元读出周期。
23.如权利要求22所述的电路配置，其中所述开关电路包括第一组多个晶体管和第二组多个晶体管；其中所述开关电路的第一组多个晶体管之一用于将从第一组所述多条位线中所选的仅一条位线以及从第二组所述多条位线中所选的仅一条位线从所述多个第二输入端中的相应输入端断开；以及所述开关电路的第二组多个晶体管中的每一个用于将从第三组所述多条位线中所选的仅一条位线从所述多个第二输入端中的相应输入端断开。
24.如权利要求22所述的电路配置，其中所述开关电路和所述预充电电路合作来均衡所述多条位线。
25.如权利要求22所述的电路配置，其中所述电阻性半导体存储器的电阻性存储单元阵列构建为具有折叠位线体系结构，以便能产生所述多个参考电压，而不负面影响存储单元读出周期。
26.如权利要求22所述的电路配置，其中所述多个电阻性存储单元包括连接到等于第二电压的电压的多个电阻；以及第一电压从读出预充电电压获得。
27.一种存储电路，包括存储单元阵列部件，用于存储内容，所述存储单元阵列部件包括用于存储所述内容的多个电阻性存储单元以及连接到所述多个存储单元的多条位线；预充电部件，用于在所述多条位线上设置多个电压；用于通过将各对所述多条位线连接在一起而产生多个参考电压的部件；放大部件，用于通过对所述多个参考电压中的每个与取决于所述多个电阻性存储单元所存储内容的多个电压中的相应一个进行比较，来确定所述多个存储单元所存储的内容；以及开关部件，用于将所述多个参考电压以及取决于所述多个存储单元所存储内容的所述多个电压施加到所述放大部件，所述开关部件与所述预充电部件合作，以在所述多条位线上设置所述多个电压。
28.如权利要求27所述的电路配置，其中所述预充电部件均衡所述多条位线。
29.如权利要求27所述的电路配置，其中所述预充电部件设置的所述多个电压包括等于读出电压的电压和连接到所述多个电阻性存储单元的电压。
全文摘要
用于在电阻性半导体存储器中产生参考电压的方法和电路配置，包括通过将具有不同电压的两条位线连接在一起来产生参考电压。这个产生参考电压的方法可以用于读出半导体存储器中电阻性存储单元阵列的至少一个存储单元的方法和电路配置中。所产生的参考电压以及取决于电阻性存储单元内容的电压被施加到放大器上，以确定存储单元的内容。存储单元的内容根据参考电压和取决于存储单元内容的电压之间的关系而确定。
文档编号G11C7/12GK101030445SQ200710087620
公开日2007年9月5日 申请日期2007年3月2日 优先权日2006年3月3日
发明者C·李奥, H·霍尼格施米德, M·蒂米特罗瓦, M·安格鲍尔 申请人:奇梦达股份公司