半导体集成电路以及内部电压产生方法
【专利摘要】一种半导体集成电路包括具有PMOS电晶体和第一比较器的第一内部电压产生器、具有NMOS电晶体和第二比较器的第二内部电压产生器以及提供一泵浦功率电压给第二比较器的电压泵浦产生器。功率控制电路可切换地于启动半导体集成电路时致能第一内部电压产生器的输出，以及于启动半导体集成电路后致能第二内部电压产生器的输出。本发明提供的一种半导体集成电路以及内部电压产生方法，通过降低工作供应电压能够使功率消耗降低。
【专利说明】半导体集成电路以及内部电压产生方法
【技术领域】
[0001]本发明是有关于一种集成电路，特别是有关于在集成电路内产生内部电压的电路。
【背景技术】
[0002]现今几乎每一个电子设备都具有些许存储器或电子储存媒体来储存资料。这些存储器通常使用可定址(addressable)的半导体(例如由电晶体构成的集成电路)执行于硬件中。数据机装置(modem electronic)中所使用的存储器有许多不同的类型，包括(但并不仅限于此)随机存取存储器(RAM)、唯读存储器(ROM)、快闪存储器(Flash)和电子抹除式可复写唯读存储器(EEPROM)。
[0003]由于半导体集成电路装置的积集度(integration)的提高，半导体集成电路装置中的元件亦趋于微型化。当MOS电晶体(隔绝栅极型场效电晶体(insulated gate typefield effect transistor))的体积减少时，栅极绝缘膜(gate insulating film)的厚度随之减少，同时内连接点(interconnection)间的层间绝缘膜(interlayer insulatingfilm)厚度也跟着减少。假设一外部供应电压提供一传统电压值(例如以5伏特作为工作供应电压时)，将会发生介电层击穿(dielectric breakdown)的现象,破坏集成电路的可靠性。因此，于半导体集成电路装置中，例如使用操作于具有传统5伏特供应电压的系统的半导体存储器装置，其内部供应电压会以步阶方式下降(stepped down,以下简称步降)或受到压降转换(down conversion)而产生一内部电压。此内部电压将于系统中作为一工作供应电压来使用。
[0004]设计一内部电压产生器(例如利用压降转换来产生内部电压)使其所产生的内部电压即使在外部供应电压高于恒定电压时，其电压仍会维持于预设恒定电压值。维持内部电压于一恒定电压值的运作与内部步降电压或者压降转换有关。此内部电压产生器通常使用在半导体存储器装置中，例如动态随机存取存储器(dynamic random access memory,DRAMs)和静态随机存取存储器(static random access memory, SRAMs)。其理由为大规模集成电路装置逻辑(large-scale integrated circuit device,LSIs)(例如决定系统的供应电源的微处理器)与半导体存储器装置相比尚未高度微型化，且仍然使用5伏特作为系统供应电压。步降电压的目的为确认集成电路装置内部电路的可靠性和减少电流的消耗。功率消耗通常与电压的平方成比例。因此，降低工作供应电压能够使功率消耗降低。
【发明内容】
[0005]为了解决现有技术存在的上述技术问题，本发明提供了一种半导体集成电路以及内部电压产生方法，通过降低工作供应电压能够使功率消耗降低。
[0006]根据本说明书一实施例提供一种半导体集成电路，包括具有一 PMOS电晶体以及一第一比较器的第一内部电压产生器，PMOS电晶体接收一第一电压源和输出一第一电压产生器输出，PMOS电晶体的一栅极I禹接并接收第一比较器之输出端的一第一驱动电压；第二内部电压产生器包括一 NMOS电晶体，一第二比较器以及一电压泵浦产生器提供一泵浦功率电压至第二比较器，NMOS电晶体接收一第二电压源和输出一第二电压产生器输出，NMOS电晶体的一栅极耦接并接收第二比较器的输出端的一第二驱动电压；以及一功率控制电路用以可切换地于启动半导体集成电路时致能第一内部电压产生器的第一电压产生器输出(enables an output from the first internal voltage generator),以及于启动半导体集成电路后致能第二内部电压产生器的第二产生器输出(enables an output from thesecond internal voltage generator)。
[0007]根据本说明书另一实施例提供一种半导体电路内产生一内部电压的方法，包括提供一第一电压至一第一内部电压产生器的一 PMOS电晶体；提供一第二电压至一第二内部电压产生器的一 NMOS电晶体；提供一第三电压至第一内部电压产生器的一第一比较器，其中第三电压作为一第一供应电源；提供一泵浦功率电压至第二内部电压产生器的一第二比较器，其中所述泵浦功率电压作为一第二供应电源；以及可切换地当半导体集成电路启动时，致能第一内部电压产生器输出一第一电压产生器输出，或者当半导体集成电路启动后，致能第二内部电压产生器输出一第二电压产生器输出，其中第一内部电压产生器输出的致能是通过从所述第一内部电压产生器的第一比较器提供一第一驱动电压至所述PMOS电晶体的栅极，第二内部电压产生器输出的致能是通过从第二内部电压产生器的第二比较器提供一第二驱动电压至所述匪OS电晶体的栅极，其中第一驱动电压与第一供应电源大致相同，第二驱动电压与第二供应电源大致相同。
[0008]本发明提供的一种半导体集成电路以及内部电压产生方法，通过降低工作供应电压能够使功率消耗降低。
[0009]以下将对本发明部分额外特性与优点提出描述，而部分额外特性与优点可根据描述而明显推得，或可通过实施本发明而了解。透过申请专利范围所述的元件与组合将能了解与获得本发明的特性与优点。
[0010]必须了解的是，上述的叙述与以下的详述仅为本发明的示范以及说明，并非用来限制本发明所主张的专利范围。
【专利附图】
【附图说明】
[0011]说明书所附的图式说明了多种实施例，并与说明书的描述共同用来表达上述实施例的原理。
[0012]图1是一传统内部电压产生器的电路图。
[0013]图2是另一传统内部电压产生器的电路图。
[0014]图3是显示根据本发明一实施例所述的半导体集成电路300。
[0015]图4是显示半导体集成电路300的一实施例。
[0016]图5是显示功率控制电路318的实施例。
[0017]附图标号:
[0018]100、200?内部电压产生器
[0019]102、202、222、402、406?比较器
[0020]104、224、404?PMOS 电晶体
[0021]106、206?外部电压[0022]108、212、308~参考电压
[0023]110、216、230、412、414 ~栅极
[0024]112、218、232~内部电流
[0025]116、316~内部电压
[0026]204、408~NMOS 电晶体
[0027]208、320~泵浦电压
[0028]210、410~电压泵浦产生器
[0029]214~第一内部电压
[0030]234~负载
[0031]236~第二内部电压
[0032]300-半导体集成电路
[0033]302~第一内部电压产生器
[0034]304~第二内部电压产生器
[0035]306~第一外部电压
[0036]307~第二外部电压
[0037]310~第 一内部电流
[0038]312~第二内部电流
[0039]318~功率控制电路
[0040]322~启动输出
[0041]324~反相器
[0042]326~反相输出
[0043]502~内部电压检测器
[0044]501~泵浦电压检测器
[0045]506、510~步降电压
[0046]508~与非门。
【具体实施方式】
[0047]以下将结合图式针对示范实施例提出更详细的叙述。在可能的情况下，在整篇说明书的图示中所提到的相同的元件编号是代表相同或相似的部分。
[0048]基于描述的目的，以下所描述的每一实施例皆为一四位元预取(pre-fetched)低功耗双倍速率2 (Low Power Double Data Rate2，LPDDR2)规格的同步动态随机存取存储器(synchronous dynamic random access memory, SDRAM)装置。本发明所属【技术领域】中具有通常知识者，根据所揭露的实施例，同样也能轻易地实施于不同构造的各种存储器装置。举例来说，所揭露的实施例能执行于双倍资料速率3 (DDR3)、移动式双倍资料速率3 (MDDR3)以及其他使用四位元预取、八位元预取或者任何其他预取存储器装置。
[0049]整篇说明书中，图示的许多元件是描述为耦接至接地点(GND)。在此所使用的接地点依照惯例是指电子电路中用以测量其它电压的参考点，或者为电流的共同返回路径，或者直接连接至地球。
[0050]图1描述为一传统内部电压产生器的电路图。参阅图1，内部电压产生器100包括一与P型金氧半导体(PMOS)电晶体104|禹接的比较器102。第一供应电源(power supply)(未显示)提供一外部电压VDD 106给比较器102与PMOS电晶体104。第一供应电源为可变动的。比较器102被提供一参考电压VREF108且有一内部电压VINTl 16回授至比较器102。于比较器102中，当参考电压VREF108不等于内部电压VINT116时，比较器102将驱动PMOS电晶体104的栅极110。当PMOS电晶体104的栅极110受比较器102驱动时，其反应为产生一内部电流IINT112以及PMOS电晶体104的内部电阻将会导致内部电压VINT116产生。参考电压VREF108为提供给比较器102的一固定电压。内部电压产生器100的构造包括PMOS电晶体104，用于当外部电压VDD106和内部电压VINT116之间差异较大时(例如大于0.3伏特)。因此，PMOS电晶体104根据其内部的电阻提供内部电流IINT112，导致内部电压VINT116产生。
[0051]图2描述另一传统内部电压产生器的电路图。参阅图2，一内部电压产生器200包括一与N型金氧半导体(NMOS)电晶体204耦接的比较器202。第一供应电源(未显示)提供一外部电压VDD206给NMOS电晶体204。此外，一电压泵浦产生器(voltage pumpgenerator) 210提供一泵浦电压(pumped voltage) VPP208给比较器202。第一供应电源为可变动的。一参考电压VREF212供应给比较器202，而第一内部电压VINT214回授至比较器202。于比较器202中，当参考电压VREF212不等于第一内部电压VINT214时，比较器202将驱动NMOS电晶体204的栅极216。当NMOS电晶体的栅极216被驱动时，其反应为产生一内部电流IINT218，而NMOS电晶体204内部电阻将会导致第一内部电压VINT214产生。参考电压VREF212为提供给比较器202的一固定电压。
[0052]内部电压产生器200也包括耦接至PMOS电晶体224的比较器222。第一供应电源提供一外部电压VDD206至比较器222以及PMOS电晶体224。亦有一参考电压VREF212供应给比较器222。当驱动PMOS电晶体224的栅极230时，产生一内部电流IINT232至负载234，导致产生一第二内部电压VINT236。当比较器222中的参考电压VREF212不等于第二内部电压VINT236时，比较器222将驱动PMOS电晶体224的栅极230以产生一内部电流IINT232，然后PMOS电晶体224因其内部电阻导致产生第二内部电压VINT236。电压泵浦产生器210接收外部电压VDD206以及第二内部电压VINT236后产生泵浦电压VPP208。电压泵浦产生器210利用第二内部电压VINT236以及外部电压VDD206产生泵浦电压VPP208，其中第二内部电压VINT236于电压泵浦产生器210的振荡状态(oscillation stage)下使用，而外部电压VDD206使用于最后泵浦状态下以产生泵浦电压VPP208。
[0053]以NMOS电晶体作为基础结构的内部电压产生器使用在外部电压VDD206与第一内部电压VINT214之间差异很小时(例如小于0.3伏特)。因此，NMOS电晶体204提供内部电流IINT218以产生第一内部电压VINT214。
[0054]图3是显示根据本发明一实施例所述的半导体集成电路300。半导体集成电路300包括一第一内部电压产生器302和一第二内部电压产生器304。第一供应电源(未显不)同时提供一第一外部电压VDD306至第一内部电压产生器302以及第二内部电压产生器304。第二供应电源(未显示)只提供一第二外部电压VDD307至第二内部电压产生器304。亦有一参考电压VREF308供应至第一内部电压产生器302和第二内部电压产生器304。当致能第一内部电压产生器302时，输出一第一内部电流IINT310，当致能第二内部电压产生器304时，输出一第二内部电流IINT312。第一电压产生器302的PMOS电晶体(未描述于图中)的内部电阻、第二电压产生器304的NMOS电晶体(未描述于图中)的内部电阻以及各自的第一内部电流IINT310和第二内部电流IINT312将会导致内部电压VINT316产生。
[0055]内部电压VINT316与一泵浦电压VPP320回授至功率控制电路318。根据内部电压VINT316与泵浦电压VPP320，功率控制电路318提供一启动输出(power-on output)322。启动输出322直接提供至第一内部电压产生器302。启动输出322也提供至反相器(inverter) 324，反相器324供应一反相输出326至第二内部电压产生器304。因此，根据启动输出322的值，只有第一内部电压产生器302或第二内部电压产生器304的一者被致能输出一对应的第一内部电流IINT310或第二内部电流IINT312。因此，功率控制电路318可切换地致能第一内部电压产生器302以输出第一内部电流IINT310，或致能第二内部电压产生器304以输出第二内部电流IINT312，来产生内部电压VINT316。
[0056]图4是显示半导体集成电路300的一实施例，包括比较器402以及比较器406。比较器402位于第一内部电压产生器302内并与PMOS电晶体404耦接。比较器406位于第二内部电压产生器304内，并与NMOS电晶体408耦接。第一供应电源(未显示)提供一第一外部电压VDD306至比较器402、PM0S电晶体404以及位于第二内部电压产生器304内的电压泵浦产生器410。第二供应电源(未显示)只提供一第二外部电压VDD307至位于第二电压供应器304内的NMOS电晶体408。参考电压VREF308同时提供至比较器402与比较器406。参考电压VREF308为一固定电压。内部电压VINT316回授至比较器402和比较器406。
[0057]电压泵浦产生器410接收第一外部电压VDD306与内部电压VINT316，以及使用电容(未于图中描述)作为能量储存装置来产生泵浦电压VPP320。电压泵浦产生器410能步升或步降来自电压源的电压，也就是说，泵浦电压VPP320的电压高于或低于第一外部电压VDD306或内部电压VINT316。通过第一外部电压VDD306和内部电压VINT316能有效率地产生更高位准的泵浦电压VPP320以提供足够的功率至比较器406，使得比较器406通过输出其电压源(泵浦电压VPP320)来驱动NMOS电晶体408的栅极414。使用高位准的泵浦电压VPP320的时机在于当NMOS电晶体408的漏极和源极之间的电压差异小时，必须提供NMOS电晶体408的栅极414 一更高的电压来产生第二内部电流IINT312。
[0058]内部电压VINT316也回授至比较器402、比较器406以及功率控制电路318。内部电压VINT316提供至比较器402的非反相输入(non-1nverting input) (+)和比较器406的反相输入(inverting input) (-) 0相对之,参考电压VREF308则提供至比较器402 —反相输入(_)和比较器406 —非反相输入(+)。就一般比较器而言，当非反相输入(+)电压高于反相输入(-)时，比较器(运算放大器(operational amplifier))的高增益会导致比较器的输出饱和(saturate)至其可输出的最高正电压。当非反相输入⑴电压低于反相输入(_)时，比较器的输出饱和至其可输出的最低负电压。就比较器402而言，当提供至非反相输入(+)的内部电压VINT316的值高于参考电压VREF308时，将导致PMOS电晶体404的第一内部电流IINT310的值降低以减少内部电压VINT316的值，使其与参考电压VREF308相等。相反地，当比较器406提供至反相输入㈠之内部电压VINT316的值小于参考电压VREF308时，将会导致NMOS电晶体408的第二内部电流IINT312增加来提高内部电压VINT316的值，使其等于参考电压VREF308。功率控制电路318也接收泵浦电压VPP320。根据泵浦电压VPP320和内部电压VINT316，功率控制电路318提供一启动输出322。启动输出322直接提供至第一内部电压产生器302的比较器402使用。同时亦供给反相器324所用，反相器324提供一反相输出326至第二内部电压产生器304内的比较器406。因此，基于启动输出322的值，只能致能于比较器402和比较器406的一者。
[0059]当致能比较器402时，假设参考电压VREF308不等于内部电压VINT316，比较器402驱动PMOS电晶体404的栅极412。当驱动PMOS电晶体404的栅极412时，产生一第一内部电流IINT310，而PMOS电晶体404的内部电阻导致内部电压VINT316产生。另外，当致能比较器406时，如果参考电压VREF308不等于内部电压VINT316，比较器406驱动NMOS电晶体408的栅极414。当驱动NMOS电晶体408的栅极414时，产生一第二内部电流IINT312，而NMOS电晶体408的内部电阻导致内部电压VINT316产生。因此，根据PMOS电晶体404或NMOS电晶体408的内部电阻，第一内部电流IINT310或第二内部电流IINT312任一者皆能产生内部电压VINT316。于是，功率控制电路318可切换地致能第一内部电压产生器302输出第一内部电流ΠΝΤ310，或致能第二内部电压产生器304作用输出第二内部电流IINT312产生内部电压VINT316。
[0060]于一实施例中，提供至PMOS电晶体404的第一外部电压VDD306的值高于提供至NMOS电晶体408的第二外部电压VDD307的值。
[0061]于另一实施例中，第一外部电压VDD306与第二外部电压VDD307的值相等。于一另外的实施例中，供应电源提供图4中PMOS电晶体404及NMOS电晶体408 —相同的外部电压VDD。
[0062]图5是显示功率控制电路318的实施例，其中包括一内部电压检测器502和一泵浦电压检测器504。内部电压检测器502接收内部电压VINT316和提供一步降(stepped-down)电压506至与非门(NAND gate) 508。同样地,泵浦电压检测器504接收泵浦电压VPP320以及提供一步降电压510至与非门508。内部电压检测器502和泵浦电压检测器504利用传统步降电压或降压(voltage-lowing)电路来产生提供至与非门的步降电压506和步降电压510。步降电压506和步降电压510的设定为与与非门508的逻辑电压位准相符。
[0063]因此，根据与非门508的逻辑运算，第一内部电压产生器302于启动状态时被致能。这是因为即使内部电压VINT316或泵浦电压VPP320的一者为低位准时(以步降电压的型态输入与非门508)，启动输出322为“ I ”，此将致能与启动第一内部电压产生器302，同时将提供“O”或无效值至第二内部电压产生器304。举例来说，在启动期间，第一电压产生器302最初提供低位准的内部电压VINT316 (代表“O”)至与非门508。根据与非门的逻辑，任何输入“O”会产生一输出“I”。然而，当装置启动并提供一高位准的内部电压VINT316和泵浦电压VPP320 (这些电压经过压降以供应至与非门508)时，则启动输出322将为“O”。因此，第一内部电压产生器302将被禁能，而将致能接收反相输出326 (其值为“I”)的第二内部电压产生器304。
[0064]因此，当半导体集成电路300启动时，内部电压VINT316初始值为“O”，根据回授至电压产生器泵浦410的内部电压VINT316，泵浦电压VPP320产生的值也为“O”。根据与非门逻辑，与非门输入的值为“O”时，其输出为“I”。因此，当与非门508的步降电压506及步降电压510的值为“O”时，启动输出322为“I”并致能比较器402。无论如何，当半导体集成电路300启动后，内部电压VINT316为一高电压位准。内部电压VINT316回授至电压产生泵浦410使泵浦电压VPP320产生一高电压位准。因此，当启动输出322的值为“0”，步降电压506和步降电压510产生两高位准(“I”)提供至与非门508。所以，当反相输出326的值为“I”时，比较器402将被禁能而致能比较器406。因此，当半导体集成电路300启动后，内部电压VINT316和泵浦电压VPP320为高位准，且第一内部电压产生器302将被禁能而致能第二内部电压产生器304。当使用较低功率来维持NMOS电晶体内部电压时，则必须提供更多功率给PMOS电晶体来驱动足够电流来产生内部电压。
[0065]任何在本领域熟悉此技艺者，在不脱离本发明的精神和范围内，可以广义的方式作适当的更动和替换。本说明书所揭露的实施例，是用以保护本发明的专利要求范围，并非用以限定本发明的范围，本发明的保护范围当视的申请专利范围所界定者为准。
【权利要求】
1.一种半导体集成电路，其特征是，所述半导体集成电路包括: 一第一内部电压产生器，包括一PMOS电晶体和一第一比较器,所述PMOS电晶体接收一第一电压源并输出一第一电压产生器输出，所述PMOS电晶体的栅极I禹接并接收所述第一比较器的输出端的一第一驱动电压； 一第二内部电压产生器，包括一 NMOS电晶体、一第二比较器以及提供所述第二比较器一泵浦功率电压的一电压泵浦产生器，所述NMOS电晶体接收一第二电压源并输出一第二电压产生器输出，所述NMOS电晶体的栅极耦接并接收所述第二比较器的输出端的一第二驱动电压；以及 一功率控制电路可切换地当半导体集成电路启动时，致能所述第一内部电压产生器输出所述第一电压产生器输出，或者当半导体集成电路启动后，致能所述第二内部电压产生器输出所述第二电压产生器输出。
2.如权利要求1所述的半导体集成电路，其特征是，所述第一电压源提供高于所述第二电压源的电压位准。
3.如权利要求1所述的半导体集成电路，其特征是，所述功率控制电路通过分别致能所述第一比较器或所述第二比较器以可切换地致能所述第一电压产生器输出或所述第二电压产生器输出。
4.如权利要求1所述的半导体集成电路，其特征是，所述功率控制电路通过所述泵浦功率电压，可切换地致能所述第一电压产生器输出或所述第二电压产生器输出，以及通过所述第一电压产生器输出和所述第二电压产生器输出产生一内部电压。
5.一种内部电压产生方法，适用于一半导体集成电路内产生一内部电压，其特征是，所述内部电压产生方法包括: 提供一第一电压至一第一内部电压产生器的一 PMOS电晶体； 提供一第二电压至一第二内部电压产生器的一 NMOS电晶体； 提供一第三电压至所述第一内部电压产生器的一第一比较器，其中所述第三电压作为一第一供应电源； 提供一泵浦功率电压至所述第二内部电压产生器的一第二比较器，其中所述泵浦功率电压作为一第二供应电源；以及 可切换地当半导体集成电路启动时，致能所述第一内部电压产生器输出，或者当半导体集成电路启动后，致能所述第二内部电压产生器输出，其中所述第一内部电压产生器输出的致能是通过从所述第一内部电压产生器的所述第一比较器提供一第一驱动电压至所述PMOS电晶体的栅极，所述第二内部电压产生器输出的致能是通过从所述第二内部电压产生器的所述第二比较器提供一第二驱动电压至所述NMOS电晶体的栅极，其中所述第一驱动电压与所述第一供应电源大致相同，所述第二驱动电压与所述第二供应电源大致相同。
6.如权利要求5所述的内部电压产生方法，其特征是，所述内部电压产生方法更包括:以高于所述第二电压的电压提供所述第一电压。
7.如权利要求5所述的内部电压产生方法，其特征是:可切换地致能所述第一电压产生器输出或所述第二电压产生器输出的步骤是通过分别致能所述第一比较器或所述第二比较器。
8.如权利要求5所述的内部电压产生方法，其特征是:通过所述泵浦功率电压，可切换地致能所述第一电压产生器输出或所述第二电压产生器输出，以及通过所述第一电压产生器输出和所述第二电 压产生 器输出产生一内部电压。
【文档编号】G11C5/14GK103943133SQ201310023894
【公开日】2014年7月23日 申请日期:2013年1月22日 优先权日:2013年1月22日
【发明者】金宁泰 申请人:华邦电子股份有限公司