专利名称：端接器件系统的制作方法
技术领域：
本发明涉及电路领域，特别涉及一种端接器件系统。
背景技术：
对于现有各类需要端接电阻的器件，例如，DDR内存的内存芯片单元、数据缓冲器等，在使用时常需要端接电阻，如图1所示，该内存条所包含的多个内存芯片的左端端接有电阻R1、右端端接有电阻R3、数据缓冲器的左端端接有电阻R2、右端端接有电阻R4。该种电路结构的内存条存在的最大问题在于当内存芯片单元与数据缓冲器处于空闲状态时，由于控制缓冲器仍会输出数字信号I或0，导致所端接的电阻会消耗功耗，造成电能的浪费，因此，迫切需要对该类电路结构进行改进。
发明内容
本发明的目的在于提供一种端接电阻电路，以便向需要端接电阻的器件提供端接电阻。本发明的又一目的在于提供一种端接电路结构。本发明的再一目的在于提供一种功耗低的端接器件系统。为了达到上述目的及其他目的，本发明提供的端接电阻电路，包括至少一个受控端接单元，每一个受控端接单元都包括用于与需要端接电阻的器件连接的端接连接端、受控开关及电阻，用于基于所述受控开关的开闭来向与所述端接连接端连接的器件提供端接电阻。优选地，至少一个受控端接单元包括将电源电压分压的分压电阻电路，其中，所述分压电阻电路包括电阻与受控开关。优选地，所述端接电阻电路为端接芯片，每一个受控端接单元都处于端接芯片中；或者所述端接电阻电路包括端接芯片，至少一个受控端接单元中，除了电阻之外的电路部分都处于端接芯片中。优选地，所述需要端接电阻的器件包括内存芯片单元和/或数据缓冲器。本发明提供的端接电路结构，包括前述的端接电阻电路；以及判断电路，其中，所述判断电路的输出端连接所述端接电阻电路，其用于基于控制与所述端接连接端连接的器件的控制器件的控制指令，来判断与所述端接连接端连接的器件是否需要端接电阻，以输出开闭控制信号至前述的端接电阻电路，以便控制前述端接电阻电路的受控开关的开闭。优选地，当与所述端接连接端连接的器件包括内存芯片单元和/或数据缓冲器时，所述判断电路设置在与所述内存芯片单元连接的控制缓冲器中。本发明提供的端接器件系统，包括需要端接电阻的器件；以及前述的端接电路结构。优选地，当所述需要端接电阻的器件包括至少一个内存芯片单元和/或数据缓冲器、且所述判断电路设置在与所述内存芯片单元连接的控制缓冲器中时，所述待端接器件与所述端接电路结构为内存条中构件。综上所述，本发明的优点包括可基于需要端接电阻的器件的需要才提供端接电阻，以避免现有当需要端接电阻的器件处于空闲状态时所端接的电阻仍消耗功耗的问题，可有效降低功耗，节约能源。
图1为现有内存条的结构示意图；图2为本发明的端接器件系统结构示意图；图3为本发明的一种优选端接电路结构的示意图；图4为本发明的端接电路结构包含的受控端接单元示意图；图5为本发明的一种优选受控端接单元的电路结构示意图；图6为基于图5所示的受控端接单元的形成的一种优选端接电路结构示意图；图7为基于图5所示的受控端接单元的形成的另一种优选端接电路结构示意图；图8为本发明的另一种优选受控端接单元的电路结构示意图；图9为基于图8所示的受控端接单元的形成的一种优选端接电路结构示意图；图10为本发明的一种优选内存条示意图；图11为本发明的另一种优选内存条示意图。
具体实施例方式请参阅图2，本发明的端接器件系统I包括需要端接电阻的器件11及端接电路结构12。所述需要端接电阻的器件11包括任何一种工作时需要端接电阻的元器件，优选地，包括但不限于内存芯片单元、数据缓冲器等，例如，寄存器缓冲双列直插内存组(RDIMM)或低负载双列直插内存组(LRDIMM)中的内存芯片单元和/或数据缓冲器等。所述端接电路结构12包括任何一种当所述需要端接电阻的器件11工作时能向所述需要端接电阻的器件11提供端接电阻、而当所述需要端接电阻的器件11空闲时不向所述需要端接电阻的器件11提供端接电阻的电路。优选地，所述端接电路结构12包括端接电阻电路121及判断电路122，如图3所
/Jn ο所述端接电阻电路121包括至少一个受控端接单元1211，如图4所示。其中，每一个受控端接单元1211都包括用于与所述需要端接电阻的器件11连接的端接连接端1212、受控开关(未予图示)及电阻(未予图示)，用于基于所述受控开关的开闭来向与所述端接连接端1212连接的需要端接电阻的器件11提供端接电阻。需要说明的是，本领域技术人员应该理解，虽然图4中的端接电阻电路包含多个受控端接单元，但事实上，其也可以仅包含一个受控端接单元。图5示出了受控端接单元的一种优选电路示意图。其中，受控端接单元1211’包括受控开关Ml、与所述受控开关Ml —端连接的电阻RTT ;其中，所述受控开关Ml的受控端接入来自判断电路122的开闭控制信号、另一端接入电压VTT，所述端接电阻RTT的另一端为端接连接端1212’，连接需要端接电阻的器件11。需要说明的是，本领域技术人员应该理解，受控开关Ml可采用晶体三极管、场效应管等来实现。基于上述至少一个受控端接单元1211’所形成的端接电阻电路的一种优选电路结构如图6所示，其中，该端接电阻电路包含的受控端接单元1211’构成端接芯片121’，即每一个受控端接单元1211’都处在端接芯片121’中。此外，基于上述至少一个受控端接单元1211’所形成的端接电阻电路的另一种优选电路结构如图7所示，其中，该端接电阻电路包括端接芯片121”以及连接所述端接芯片121”的各电阻RTT，每一电阻RTT的一端为端接连接端1212”，由图可见，每一个受控端接单元1211’除了电阻RTT之外的电路部分都处在端接芯片121”中。需要说明的是，本领域技术人员应该理解，基于受控端接单元1211’所形成的端接电阻电路并非以上所述为限，事实上，基于受控端接单元1211’所形成的端接电阻电路还可以是部分受控端接单元1211’包含的电阻RTT处于端接芯片中，部分受控端接单元1211’包含的电阻RTT处于端接芯片之外等等。图8示出了受控端接单元的另一种优选电路示意图。其中，受控端接单元1211”包括将电源电压分压的的分压电阻电路，其中，所述分压电阻电路包括电阻Rp、Rn与受控开关M2、M3、及反相器D，其中，电阻Rp、Rn的公共连接端为端接连接端1212’”，连接需要端接电阻的器件11，受控开关M3的受控端连接判断电路122，受控开关M2的受控端通过反相器D连接判断电路122，一端接入电源电压VDD。需要说明的是，本领域技术人员应该理解，受控开关M2、M3可采用晶体三极管、场效应管等来实现。基于上述至少一个受控端接单元1211”所形成的端接电阻电路的一种优选示意图如图9所示，其中，该端接电阻电路包含的受控端接单元1211”构成端接芯片121’”，即每一个受控端接单元1211”都处在端接芯片121’”中。需要说明的是，本领域技术人员应该理解，基于受控端接单元1211”所形成的端接电阻电路并非以上所述为限，事实上，基于受控端接单元1211”所形成的端接电阻电路还可以是每一受控端接单元1211”包含的电阻均处于端接芯片外，或者，部分受控端接单元1211”包含的电阻处于端接芯片内，部分受控端接单元1211”包含的电阻处于端接芯片外等
坐寸ο 此外，还需要说明的是，本领域技术人员应该理解，上述所示受控端接单元的电路结构仅仅只是列示，而非对本发明的限制，事实上，受控端接单元也可采用其他电路结构来实现。所述判断电路122用于基于控制与所述端接连接端连接的器件11的控制器件2的控制指令来判断所述需要端接电阻的器件11是否需要端接电阻，以输出开闭控制信号至所述端接电阻电路121，以便控制所述端接电阻电路121的受控开关的开闭。优选地，当所述需要端接电阻的器件11包括内存芯片单元和/或数据缓冲器时，所述判断电路122设置在与所述内存芯片单元连接的控制缓冲器中。如图10所示，其为一种优选包含判断电路、端接电阻电路、内存芯片单元、数据缓冲器、及控制缓冲器的内存条的示意图。其中，该判断电路设置在控制缓冲器中，为简化图示，其与左侧的端接电阻电路及右侧的端接电阻电路的连线未示出，该内存条中左侧的端接电阻电路及右侧的端接电阻电路可采用前述任意一种端接电阻电路，例如，可采用前述图6所示的端接芯片121’、前述图7所示的包含端接芯片121”的端接电阻电路或前述图9所示的端接芯片121’”，由此，该判断电路基于自身所属的控制缓冲器所接收的命令、地址或控制信号等来判断该内存条中的内存芯片单元和数据缓冲器是否需要连接端接电阻。如图11所示，其为一种优选包含判断电路、端接电阻电路、内存芯片单元、及控制缓冲器的内存条的示意图。其中，该判断电路设置在控制缓冲器中，为简化图示，其与左侧的端接电阻电路及右侧的端接电阻电路的连线未示出，该内存条中左侧的端接电阻电路及右侧的端接电阻电路可采用前述任意一种端接电阻电路，例如，可采用前述图6所示的端接芯片121’、前述图7所示的包含端接芯片121”的端接电阻电路或前述图9所示的端接芯片121’”，由此，该判断电路基于自身所属的控制缓冲器所接收的命令、地址或控制信号等来判断该内存条中的内存芯片单元是否需要连接端接电阻。以下将举例说明判断电路122的工作过程。例如，当所述需要端接电阻的器件11包括DDR4 LRDIMM中的内存芯片单元和数据缓冲器时，所述判断电路设置在DDR4 LRDIMM中的控制缓冲器中，该控制缓冲器所接收的命令、地址及控制信号包括A[17:0],BG[1:0], BA[1:0], ACT_n, C [2:0]，CS [η :0]，CKE [1:0]，ODT [1:0]，PAR等时，其中，CS [η :0]中的η可以是I或者3。1、当所述判断电路检测到CKE[1:0]和0DT[1:0]发生跳变时，则判断所述需要端接电阻的器件11需要端接电阻，则输出闭合受控开关的开闭控制信号，而当检测到CKE[1:O]和0DT[1:0]都没有跳变并且CKE[1:O]都为O时，则判断所述需要端接电阻的器件11不需要端接电阻，则输出断开受控开关的开闭控制信号。2、当所述判断电路检测到CKE和ODT没有发生跳变时，并进一步检测到CS[n:0]中任意一个信号为O时，则判断所述需要端接电阻的器件11需要端接电阻，则输出闭合受控开关的开闭控制信号。而当所述判断电路检测到CKE和ODT没有发生跳变时，并进一步检测到CS[n:0]中所有信号为 I时，则判断所述需要端接电阻的器件11不需要端接电阻，则输出断开受控开关的开闭控制信号。需要说明的是，本领域技术人员应该理解，判断电路所采用的具体电路结构基于其具体所需要实现的功能来确定，例如，对于上述基于控制缓冲器所接收的命令、地址或控制信号等来判断所述需要端接电阻的器件是否需要端接电阻时，判断电路可采用比较电路、组合逻辑电路等来实现。此外，还需要说明的是，图10所示的内存条中的端接电阻电路采用前述图6所示的端接芯片121’、或图7所示的包含端接芯片121”的端接电阻电路时，端接电阻电路接入的电压VTT可由内存条所连接的电源电压VDD变换得到，而采用图9所示的端接芯片121”时，端接电阻电路接入的电源电压即为内存条所连接的电源电压VDD。还有，本领域技术人员应该理解，图10所示的内存条中的数据缓冲器与内存芯片分别连接端接电阻电路中的一个或多个受控端接单元。上述端接器件系统I的工作过程如下当所述判断电路122基于控制器件2 (例如控制缓冲器)的控制信号，来判断需要端接电阻的器件11是否需要端接电阻，如果是，则所述判断电路122输出闭合受控开关的开闭控制信号至所述端接电阻电路121，使端接电阻电路121包含的受控开关(例如，受控开关Ml、或者受控开关M2与M3)闭合，由此，端接电阻电路121包含的端接电阻与待端接器件11电气连通，需要端接电阻的器件11进入正常工作状态；当所述判断电路122基于控制器件2 (例如控制缓冲器)的控制信号，判断需要端接电阻的器件11不需要端接电阻，则所述判断电路122输出断开受控开关的开闭控制信号至所述端接电阻电路121，使端接电阻电路121包含的受控开关(例如，受控开关Ml、或者受控开关M2与M3)断开，由此，端接电阻电路121包含的端接电阻与待端接器件11不再电气连通，需要端接电阻的器件11进入空闲状态，此时，与需要端接电阻的器件11端接的电阻上不再有电流，故与需要端接电阻的器件11端接的电阻不再消耗功耗。综上所述，本发明的端接器件系统基于判断电路输出的开闭控制信号来控制端接电阻电路与需要端接电阻的器件的电气连通与否，由此，使得需要端接电阻的器件处于空闲状态时，所端接的电阻不再消耗功耗，从而有效降低端接器件系统的功耗，尤其当采用图6或图7所示的端接电阻电路时，在需要端接电阻的器件处于正常工作状态时，如果端接电阻电路包含的多个受控端接单元中，同一时刻接入信号“I”的受控端接单元的数量与接入信号“O”的受控端接单元的数量相同，则各端接连接端不会有电流流过，由此，相对于现有技术，与各端接连接端连接的需要端接电阻的器件在正常工作时的电流大幅降低，从而降低了需要端接电阻的器件工作时的功耗，进一步降低了端接器件系统的功耗，有效节约了能源。上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。
权利要求
1.一种端接电阻电路，其特征在于包括 至少一个受控端接单元，每一个受控端接单元都包括用于与需要端接电阻的器件连接的端接连接端、受控开关及电阻，用于基于所述受控开关的开闭来向与所述端接连接端连接的器件提供端接电阻。
2.如权利要求1所述的端接电阻电路，其特征在于至少一个受控端接单元包括将电源电压分压的分压电阻电路，其中，所述分压电阻电路包括电阻与受控开关。
3.如权利要求1或2所述的端接电阻电路，其特征在于所述端接电阻电路为端接芯片，每一个受控端接单元都处于端接芯片中。
4.如权利要求1或2所述的端接电阻电路，其特征在于所述端接电阻电路包括端接芯片，至少一个受控端接单元中，除了电阻之外的电路部分都处于端接芯片中。
5.如权利要求1所述的端接电阻电路，其特征在于所述需要端接电阻的器件包括内存芯片单元和/或数据缓冲器。
6.一种端接电路结构，其特征在于包括端接电阻电路；以及与所述端接电阻电路连接的判断电路，其中， 所述端接电阻电路包括至少一个受控端接单元，每一个受控端接单元都包括用于与需要端接电阻的器件连接的端接连接端、受控开关及电阻，用于基于所述受控开关的开闭来向与所述端接连接端连接的器件提供端接电阻； 所述判断电路用于基于控制与所述端接连接端连接的器件的控制器件的控制指令，来判断与所述端接连接端连接的器件是否需要端接电阻，以输出开闭控制信号至端接电阻电路，以便控制所述端接电阻电路的受控开关的开闭。
7.如权利要求6所述的端接电路结构，其特征在于至少一个受控端接单元包括将电源电压分压的分压电阻电路，其中，所述分压电阻电路包括电阻与受控开关。
8.如权利要求6或7所述的端接电路结构，其特征在于所述端接电阻电路为端接芯片，每一个受控端接单元都处于端接芯片中。
9.如权利要求6或7所述的端接电路结构，其特征在于所述端接电阻电路包括端接芯片，至少一个受控端接单元中除了电阻之外的电路部分都处于端接芯片中。
10.如权利要求8所述的端接电路结构，其特征在于与所述端接连接端连接的器件包括内存芯片单元和/或数据缓冲器。
11.如权利要求10所述的端接电路结构，其特征在于所述判断电路设置在与所述内存芯片单元连接的控制缓冲器中。
12.一种端接器件系统，其特征在于包括需要端接电阻的器件及端接电路结构，其中，所述端接电路结构包括端接电阻电路；以及与所述端接电阻电路连接的判断电路，所述端接电阻电路包括至少一个受控端接单元，每一个受控端接单元都包括用于与所述需要端接电阻的器件连接的端接连接端、受控开关及电阻，用于基于所述受控开关的开闭来向与所述端接连接端连接的器件提供端接电阻； 所述判断电路用于基于控制与所述端接连接端连接的器件的控制器件的控制指令，来判断与所述端接连接端连接的器件是否需要端接电阻，以输出开闭控制信号至端接电阻电路，以便控制所述端接电阻电路的受控开关的开闭。
13.如权利要求12所述的端接器件系统，其特征在于当与所述端接连接端连接的器件包括至少一个内存芯片单元和/或数据缓冲器、且所述判断电路设置在与所述内存芯片单元连接的控制缓冲器时，所述需要端接电阻的器件与所述端接电路结构为内存条中的构件 。
全文摘要
本发明提供一种端接器件系统。所述端接器件系统包括需要端接电阻的器件与端接电路结构，其中，端接电路结构又包括端接电阻电路及与端接电阻电路连接的判断电路；所述端接电阻电路包括至少一个受控端接单元，每一个受控端接单元都包括用于与需要端接电阻的器件连接的端接连接端、受控开关及电阻，用于基于所述受控开关的开闭来向与所述端接连接端连接的器件提供端接电阻；所述判断电路用于基于控制连接在端接连接端的器件的控制器件的控制指令来判断所述待器件是否需要连接端接电阻，以输出开闭控制信号至所述端接电阻电路的受控开关，以控制开闭，由此可基于器件的需要才提供端接电阻，从而能避免器件处于空闲状态时的功耗的浪费。
文档编号G11C11/4096GK103050147SQ20111031054
公开日2013年4月17日 申请日期2011年10月13日 优先权日2011年10月13日
发明者李春一, 马青江 申请人:澜起科技(上海)有限公司