专利名称：测试装置的制作方法
技术领域：
本发明涉及一种测试装置。
背景技术：
以往，作为用于对存储器等器件进行测试的测试装置，已知有用于对DDR方式等的高速器件进行测试的装置(例如参照专利文献I)。这样的测试装置具有以每种给定测试速度(test rate，测试速率)生成一个图案数据的普通模式和以每种测试速度生成多个图案数据的高速模式。专利文献I :日本特开2000-11692号公报
发明内容
发明所要解决的问题测试装置具有用于存储预定的多个图案，并以每种测试速度输出指定图案的数据存储器。由于数据存储器的各图案具有多个图案数据大小的比特，由此能够以每种测试速度生成多个图案数据。例如，各图案具有与测试速度的前半部分相对应的前半部分用比特序列；与测试速度的后半部分相对应的后半部分用比特序列。通过根据前半部分用比特序列生成前半部分的图案数据，根据后半部分用比特序列生成后半部分的图案数据，能够生成倍速的图案数据。另外，通过选择前半部分用比特序列与后半部分用比特序列相同的图案，能够生成普通模式下的图案数据。但是，有时用于指定数据存储器的图案的指定信号的比特数取决于应在普通模式下产生的图案个数。例如，输入至被测试器件的数据图案PAT具有1/0的2个值，在与被测试器件的输出信号相比的期望值图案EXP具有H/L/Z/H的4个值的情况下，只要在普通模式下能够产生2+4 = 6个图案即可。在该情况下，指定信号的比特数被设定为3比特。与此相对，在倍速模式中，测试速度内的数据图案PAT为(前半部分数据，后半部分数据)=(0,0), (1,0), (0，1)、(1,1)的四种。同样，测试速度内的期望值图案EXP有4X4 = 16种类。因此，在3比特的指定信号中，无法指定倍速模式下的所有图案。例如，在3比特的指定信号中能够指定八个图案，因此，当将数据图案PAT分配给四个指定信号的图案时，只能向期望值图案EXP分配四个指定信号的图案。因此，无法分别指定倍速的期望值图案EXP。用于解决问题的手段在本发明的第一技术方案中，提供一种测试装置，其根据图案数据来测试被测试器件，其中，所述测试装置具有用于输出与和预定的测试速度同步地分别输入的输入图案对应的图案数据的多个图案输出部，各图案输出部分别具有在测试速度下输出一个图案数据的普通模式；以及在分割测试速度而成的多个分割速度下分别输出图案数据的高速模式这两个动作模式；在高速模式下，各图案输出部分别将与输入至自己图案输出部中的输入图案相对应的图案数据、与输入至其他图案输出部中的输入图案相对应的图案数据分别作为与多个分割速度对应的图案数据中的至少一种数据输出。此外，所述发明内容并未列举出本发明的所有必要特征。另外，这些特征群的从属组合也是发明。
图I表示根据图案数据来测试被测试器件200的测试装置100的结构例。图2表示图案输出部30的结构例。图3表示数据存储器32所存储的表的一个例子。 图4表示波形整形部36所输出的图案数据的一个例子。图5表示图案输出部30的其他结构例。图6表示图案输出部30的其他结构例。图7表示第二图案输出部30的其他结构例。
具体实施例方式以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定权利要求书所述的发明。另外，实施方式中所述的所有特征组并不受限于发明所必须的解决手段。图I表示根据图案数据来测试被测试器件200的测试装置100的结构例。被测试器件200是例如包括存储器、逻辑电路和模拟电路中的至少一个的器件。被测试器件200可以是例如半导体器件。测试装置100向被测试器件200输入基于图案数据的测试信号。测试装置100通过比较被测试器件200根据测试信号而输出的输出信号值与基于图案数据的期望值，判定被测试器件200良好与否。测试装置100具有多个输出入部10 (在本例中指输出入部10-1和输出入部10-2)。各输出入部10与被测试器件200的不同引脚或不同的被测试器件200相连接。各输出入部10分别向被测试器件200输入测试信号，而且从被测试器件200收到输出信号。各输出入部10分别具有图案发生部12、图案输出部30、驱动器14、比测仪(comparator) 16、比较部18以及判定部20。图案发生部12与预定测试速度同步地输出输入图案LPAT。测试速度具有预定的周期。输入图案LPAT规定了测试速度所对应的循环中的测试信号的逻辑值和输出信号的期望值中的至少一个值。另外，各输出入部10分别具有在测试速度内测试信号的逻辑值可一次跃迁的普通模式；和在分割测试速度而成的多个分割速度内测试信号的逻辑值可跃迁的高速模式两个动作模式。图案发生部12可以具有根据预定的算法(algorithm)而产生输入图案LPAT的算法图案发生电路。另外，图案发生部12也能够具有根据预定的序列(sequence)产生输入图案LPAT的序列图案发生电路。该算法和该序列能够由测试装置100的用户设定。与测试速度同步，将输入图案LPAT从图案发生部12输入到图案输出部30。各输出入部10中的图案输出部30分别从设置于自己输出入部10中的图案发生部12以及设置于其他至少一个输出入部10中的图案发生部12收到输入图案LPAT。
图案输出部30输出与所输入的输入图案LPAT对应的图案数据。图案数据包括表示输入至驱动器14的数据图案PAT的比特，表示用于控制是否使驱动器14动作的启动图案(enable pattern)DRE的比特，以及表示输入至比较部18的期望值图案EXP的比特。例如图案数据包括2比特的数据图案PAT、2比特的启动图案DRE以及2比特的期望值图案EXP。在普通模式中，图案输出部30在测试速度内输出一个图案数据。此时图案输出部30与从所对应的图案发生部12接收到的输入图案LPAT相对应地输出图案数据。在高速模式中，图案输出部30在分割测试速度而成的多个分割速度下分别输出图案数据。此时图案输出部30生成与自所对应的图案发生部12 (例如图案发生部12-1)接收到的输入图案LPAT相对应的图案数据。另外，图案输出部30分支性地接收从其他输出入部10中的图案发生部12(例如图案发生部12-2)输入至其他图案输出部30(例如图案输出部30-2)的输入图案LPAT，生成与该输入图案LPAT相对应的图案数据。并且，将各图案数据作为与多个分割速度对应的图案数据中的至少一个数据而输出。 驱动器14与图案输出部30对应设置。驱动器14输出基于所对应的图案输出部30输出的数据图案PAT的测试信号。驱动器14能够输出基于测试速度的各循环中的数据图案PAT的逻辑值测试信号。另外，驱动器14根据所对应的图案输出部30输出的启动图案DRE，以切换是否输出测试信号。比测仪16接收被测试器件200的输出信号，检测输出信号的逻辑值。比测仪16能够以对应于测试速度和动作模式的周期，对输出信号的逻辑值进行抽样。在例如普通模式的情况下，比测仪16在测试速度的各循环中，对输出信号的逻辑值进行一次抽样。另外，在将测试速度分为二部分的高速模式的场合，比测仪16在各分割速度下，将输出信号的逻辑值进行一次抽样。比较部18与图案输出部30相对应地设置。比较部18对基于所对应的图案输出部30输出的期望值图案EXP的期望值与被测试器件200的输出信号的值进行比较。本例的比较部18利用比测仪16对所输出的逻辑值与期望值进行比较。判定部20根据比较部18的比较结果，判定被测试器件200是否良好。在比较部18检测出输出信号的值与期望值不一致的情况下，判定部20能够判定被测试器件200不良，而且，在给定期间内，根据比较部18检测输出信号的值与期望值不一致的次数，也能够判定被测试器件200是否良好。图2表示图案输出部30的结构例。各图案输出部30分别具有多个数据存储器32(在本例中数据存储器32-A和数据存储器32-B)、输入切换部34以及波形整形部36。多个数据存储器32与高速模式下的多个分割速度对应地设置。例如，在高速模式下测试速度分割为最大N的情况下，设置N个数据存储器32。各数据存储器32分别存储表示输入图案LPAT与图案数据之间的关系的工作表。各数据存储器32分别输出与所输入的输入图案LPAT相对应的图案数据。数据存储器32在各分割速度下输出图案数据。各数据存储器32，存储能够生成测试信号的各逻辑值和期望值的各逻辑值的所有图案的图案数据。在数据存储器32中，用于指定图案数据的指定信号(例如地址信号)的比特数k可以是能够对测试信号的各逻辑值和期望值的各逻辑值的所有图案进行指定的最小值。例如，在测试信号的各逻辑值和期望值的各逻辑值的所有图案有m种的情况下，比特数k为满足m < 2~k的最小整数。在普通模式下，输入切换部34分别将自所对应的图案发生部12输入至其图案输出部30的输入图案LPAT输入到各数据存储器32。在高速模式下，输入切换部34将自其他图案发生部12输入至其他图案输出部30的输入图案LPAT输入到至少一个数据存储器32。在本例中，对高速模式下将测试速度分成两部分的情况进行说明。在该情况下，各图案输出部30-1具有第一数据存储器32-A 以及第二数据存储器32-B。对第一图案输出部30-1中的第一数据存储器32-A输入与第一图案输出部30-1相对应的第一输入图案LPAT1。另外，对第二图案输出部30-2中的第二数据存储器32-B输入与第二图案输出部30-2相对应的第二输入图案LPAT2。在高速模式下，第一图案输出部30-1的输入切换部34-1将第二图案输出部30-2的输入图案LPAT2输入至第一图案输出部30-1的任一数据存储器32。另外，第二图案输出部30-2的输入切换部34-2将第一图案输出部30-1的输入图案LPATl输入至第二图案输出部30-2的任一数据存储器32。更具体而言，第一图案输出部30-1中的第一输入切换部34-1根据动作模式(mode信号)，对输入至第一图案输出部30-1的第二数据存储器32-B中的输入图案LPAT进行切换。在普通模式下，第一输入切换部34-1将第一输入图案LPATl输入至第二数据存储器32-B，在高速模式下，将第二输入图案LPAT2输入至第二数据存储器32-B。第二图案输出部30-2中的第二输入切换部34-2根据动作模式(mode信号)，对输入至第二图案输出部30-2的第一数据存储器32-A中的输入图案LPAT进行切换。第二输入切换部34-2，在普通模式下，将第二输入图案LPAT2输入至第一数据存储器32-A，并且在高速模式下，将第一输入图案LPATl输入至第一数据存储器32-A。波形整形部36，输出基于多个数据存储器32输出的图案数据的信号。波形整形部36，将各数据存储器32输出的图案数据，在所对应的分割速度下输出。本例的波形整形部36将第一数据存储器32-A所输出的图案数据在前半部分的分割速度下输出，并将第二数据存储器32-B所输出的图案数据在后半部分的分割速度下输出。此外，在同一图案输出部30中设置的数据存储器32中，存储同一工作表。根据这样的结构，能够从所有图案数据选择在各个分割速度下输出的图案数据。因此，在高速模式下，也能够生成自由度高的图案数据。另外，在普通模式下，向同一图案输出部30中设置的数据存储器32输入同一输入图案LPAT，因此，各分割速度中的图案数据变为相同，而输出与测试速度同步的图案数据。另外，也能够在不同的图案输出部30的数据存储器32中存储同一工作表。在该情况下，在高速模式下，第一图案输出部30-1和第二图案输出部30-2输出的图案数据一样。另外，在第二图案输出部30-2的数据存储器32中，也能够存储有相对于第一图案输出部30-1的数据存储器32而言，与数据图案PAT和期望值图案EXP相对应的比特逻辑值为反转的工作表。在该情况下，在高速模式下，第一图案输出部30-1和第二图案输出部30-2输出的图案数据变为反转的。因此，对测试差动器件的情况有益。图3表示数据存储器32所存储的工作表一个例子。在本例中，将第一图案输出部30-1的数据存储器32为例进行说明。如上所述那样，第一数据存储器32-A和第二数据存储器32-B存储同一工作表。本例中的工作表的各字具有从第零到第五比特的6比特。第零和第一比特规定了数据图案PAT。另外，第二、第三比特规定了启动图案DRE。另外，第四、第五比特规定了期望值图案EXP。本例的工作表具有与两种数据图案PAT相对应的图案数据“0”和“I”、以及与四种期望值图案EXP相对应的图案数据“L”、“H”、“Z”以及“X”。期望值L表示输出信号的信号电平低于给定阈值V0L,期望值H表不输出信号的信号电平高于给定阈值V0H。此外，阈值VOH高于阈值V0L。另外，期 望值Z表示输出信号的信号电平在阈值VOL至阈值VOH之间，期望值X表示输出信号的信号电平为任意电平。此外，在图案数据“0”和“ I”中，启动图案DRE (第二比特及第三比特)表示用于使驱动器14动作的启动图案((第三比特，第二比特)=(0，1))，在图案数据“1/’、“11”、“2”以及“X”中，启动图案DRE表示用于使驱动器14无效的禁用图案((第三比特，第二比特)=(I，0))。第一数据存储器32-A中的第零及第一比特的图案分配到后述时隙Tl，第二及第三比特的图案分配到时隙T3，第四及第五比特的图案分配到时隙T5。同样，第二数据存储器32-B中的第零及第一比特的图案分配到时隙T2，第二及第三比特的图案分配到时隙T4，第四及第五比特的图案分配到时隙T6。图4表示波形整形部36输出的图案数据的一个例子。在本例中，将第一图案输出部30-1的波形整形部36-1为例加以说明。波形整形部36-1将与时隙T1、T3、T5相对应的图案，作为前半部分的分割速度的数据图案PAT、启动图案DRE和期望值图案EXP而输出。另外，波形整形部36-2将与时隙T2、T4、T6相对应的图案，作为后半部分的分割速度的数据图案PAT、启动图案DRE和期望值图案EXP而输出。普通模式下的波形整形部36-1从数据存储器32-A和数据存储器32_B两者，接收与第一输入图案LPATl相对应的图案数据。也就是说，波形整形部36-1在前半部分的分割速度和后半部分的分割速度下输出同一图案数据，因此，输出已与测试速度同步的图案数据。高速模式下的波形整形部36-1从数据存储器32-A接收与第一输入图案LPATl相对应的图案数据，从数据存储器32-B接收与第二输入图案LPAT2相对应的图案数据。因此，波形整形部36-2在分割测试速度而成的前半部分的分割速度下输出与第一输入图案LPATl相对应的图案数据，并且在后半部分的分割速度下输出与第二输入图案LPAT2相对应的图案数据。也就是说，波形整形部36-1输出已与分割速度同步的图案数据。这样，图案输出部30能够以高速模式时的各分割速度，输出与不同输入图案LPAT对应的图案数据。因此，能够不增大输入图案的比特数，而输出自由度高的高速数据。也就是说，能够不增大图案发生部12的电路规模，而输出自由度高的高速数据。图5表示图案输出部30的其他结构例。本例的图案输出部30除了与图2相关地说明的图案输出部30的结构以外，还具有引脚选择部38。其他结构可以与和图2相关地说明的图案输出部30 —样。引脚选择部38接收输入至与自己图案输出部30不同的其他图案输出部30的输入图案LPAT。在此，输入至其他图案输出部30的输入图案LPAT是指，分别从与各图案输出部30-k相对应的图案发生部12-k输入的输入图案。
引脚选择部38选择任一输入图案LPAT，并将其输入至所对应的输入切换部34。在高速模式时，输入切换部34将自引脚选择部38接收到的输入图案LPAT输入至所对应的数据存储器32中。由此，在高速模式下，引脚选择部38选择输入至其他任一图案输出部30中的输入图案LPAT，并使其输入到至少一个数据存储器32。根据这样的结构，能够将各种图案输出部30组合起来，并在高速模式时使其动作。因此，能够生成自由度更高的图案数据。此外，能够设置多个图案输出部30，以使与第一数据存储器32-A对应设置有引脚选择部38和输入切换部34的图案输出部30，和与第二数据存储器32-B对应设置有引脚选择部38和输入切换部34的图案输出部30的数量相同。另外，在电路基板上相邻设置的图案输出部30可以是一个为与第一数据存储器32-A对应地设置有引脚选择部38和输入切换部34的图案输出部30 ;另一个为与第二数据存储器32-B对应地设置有引脚选择部38和输入切换部34的图案输出部30。另外，在图案输出部30-a中的引脚选择部38在选择与图案输出部30_b相对应的输入图案LPATb的情况下，图案输出部30-b中的引脚选择部38能够选择与图案输出部30-a相对应的输入图案LPATa。其中，a和b分别是指定多个图案输出部30中的任一图案输出部30的整数。图6表示图案输出部30的其他结构例。本例的图案输出部30在高速模式时将测试速度N次分割后进行动作。此外，N为3以上的整数。在图6中表示N = 3的例子。各图案输出部30分别以分支的方式接收与其他N-I个图案输出部30相对应的输入图案LPAT。另外，各图案输出部30分别具有N个数据存储器32、N-I个输入切换部34、N-I个引脚选择部38以及波形整形部36。在图案输出部30-k (但是，k表示I至N的整数)中，N-I个输入切换部34能够与第k个数据存储器32以外的数据存储器32对应地设置。波形整形部36输出与从第一个数据存储器32所输出的图案数据到第N个数据存储器32所输出图案数据依次排列的图案数据相对应的图案数据。另外，能够向图案输出部30中的第p个输入切换部34，分别输入与自己的图案输出部30相对应的输入图案LPAT ;和与第p个图案输出部30相对应的输入图案。另外，如图6所示，各输入切换部34中也能够输入所对应的引脚选择部38所选择的输入图案；以及与自己图案输出部30相对应的输入图案LPAT。能够向引脚选择部38输入与除了自己图案输出部30以外的所有图案输出部30相对应的输入图案LPAT。引脚选择部38选择任一输入图案，并将其输入至所对应的输入切换部34中。根据这样的结构，能够生成多种图案数据。图7表示第二图案输出部30的其他结构例。除了与图2或图5相关地说明的任一图案输出部30的结构以外，本例的第二图案输出部30还具有反转控制部46。另外，第二图案输出部30还能够具有运算部42或信号反转部44中的任意一方。反转控制部46控制是否使第二图案输出部30-2输出与第一图案输出部30_1反转的信号。例如，反转控制部46控制是否在第二图案输出部30-2的各数据存储器32中，存储与第一图案输出部30-1的数据存储器32为同样的工作表，或者存储用于使与图案数据中的数据图案PAT和期望值 图案EXP相对应的比特逻辑值反转的工作表。由此，能够将第一图案输出部30-1和第二图案输出部30-2所输出的信号变为差动信号。另外，在第二图案输出部30-2具有信号反转部44的情况下，通过由反转控制部46控制信号反转部44，也能够控制是否使第二图案输出部30的信号反转。信号反转部44切换是否分别将与各数据存储器32所输出的图案数据中的数据图案PAT和期望值图案EXP相对应的比特逻辑值反转地输出。另外，在第二图案输出部30-2具有运算部42的情况下，反转控制部46也可以通过控制运算部42，控制是否使第二图案输出部30的信号反转。运算部42对于是使被各数据存储器32分别输入的输入图案LPAT直接通过，还是将其变换为不同的变换图案而输出进行切换。变换图案是指，用于指定相对于原来输入图案所选择的图案数据而言，与数据图案PAT和期望值图案EXP相对应的比特逻辑值反转的图案数据的图案。例如，在图3的例子中，在输入图案LPAT指定图案数据“0”的情况下，变换图案指定图案数据“ I”。另外，在输入图案LPAT指定图案数据“H”的情况下，变换图案指定图案数据“L”。运算部42可以根据预定的算法或工作表等生成变换图案。根据这样的结构，也能够将第一图案输出部30-1和第二图案输出部30-2所输出的信号变成差动信号。以上，使用实施方式说明了本发明，但本发明的技术的范围并不受限于所述实施方式所述的范围。对本领域的技术人员而言，能够对所述实施方式施加多种变更或改良是显而易见的。根据权利要求书的记载可知，施加了那样的变更或改良的实施方式也能够包含在本发明的技术的范围内。应注意的是，对权利要求书、说明书以及附图中所示的装置、系统、程序以及方法中的动作、顺序、步骤及阶段等各处理的施行顺序，只要是未特别标明“更前面”、“先于”等，而且，只要不在后处理中使用前处理的输出，便能够以任意顺序来实现。即使为了方便说明而对权利要求书、说明书以及附图中的动作流程使用了“首先”、“接着”等字样进行说明，也不意味着必须以这样的顺序来实施。附图标记说明10-输出入部，12-图案发生部，14-驱动器，16-比测仪，18-比较部，20-判定部，30-图案输出部，32-数据存储器，34-输入切换部，36-波形整形部，38-引脚选择部，42-运算部，44-信号反转部，46-反转控制部，100-测试装置，200-被测试器件。
权利要求
1.一种测试装置，是根据图案数据来测试被测试器件的测试装置，其特征在于具有多个图案输出部，其输出与和预定的测试速度同步被分别输入的输入图案相对应的所述图案数据； 各图案输出部分别具有如下两个动作模式在测试速度内输出一个所述图案数据的普通模式，以及在分割测试速度而成的多个分割速度下分别输出所述图案数据的高速模式； 在高速模式下，各所述图案输出部分别将与输入至自己的所述图案输出部中的所述输入图案相对应的所述图案数据，及与输入至其他所述图案输出部中的所述输入图案相对应的所述图案数据分别作为与多个所述分割速度对应的所述图案数据中的至少一种数据输出。
2.根据权利要求I所述的测试装置，其中， 各所述图案输出部，具有与所述多个分割速度对应设置的多个数据存储器； 各数据存储器，存储表示所述输入图案和所述图案数据之间的关系的工作表，输出与被输入的所述输入图案相对应的所述图案数据。
3.根据权利要求2所述的测试装置，其中，各所述图案输出部还具有 输入切换部，其在所述普通模式下，将输入至自己的所述图案输出部的所述输入图案分别输入至各所述数据存储器，在所述高速模式下，将输入至其他所述图案输出部中的所述输入图案输入到至少一个所述数据存储器；以及 波形整形部，其输出与所述多个数据存储器所输出的所述图案数据相对应的信号。
4.根据权利要求3所述的测试装置，其中，各所述图案输出部还具有引脚选择部，所述引脚选择部在所述高速模式下，选择输入至其他任一所述图案输出部中的所述输入图案，并使其输入至所述至少一个所述数据存储器中。
5.根据权利要求2至4中任一项所述的测试装置，其中，在设置于同一个所述图案输出部的所述数据存储器中，存储有同一所述工作表。
6.根据权利要求3或4所述的测试装置，其中，在所述高速模式下， 第一图案输出部的所述输入切换部将第二图案输出部的所述输入图案输入至所述第一图案输出部的任一所述数据存储器中； 所述第二图案输出部的所述输入切换部将所述第一图案输出部的所述输入图案输入至所述第二图案输出部的任一所述数据存储器中。
7.根据权利要求6所述的测试装置，其中，所述测试装置还具有反转控制部，其用于控制所述第二图案输出部是否输出与所述第一图案输出部反转后的信号。
8.根据权利要求7所述的测试装置，其中，在设置于同一所述图案输出部的所述数据存储器中，存储有同一所述工作表； 所述反转控制部用于控制是否在所述第二图案输出部的所述数据存储器中存储与所述第一图案输出部的所述数据存储器同样的所述工作表，或者存储使所述图案数据反转后的所述工作表。
9.根据权利要求2所述的测试装置，其中，所述测试装置还具有 多个驱动器，其与所述多个图案输出部对应地设置，用于输出与所对应的所述图案输出部所输出的所述图案数据对应的测试信号；和 多个比较部，其与所述多个图案输出部对应地设置，用于对与所对应的所述图案输出部输出的所述图案数据对应的期望值和所述被测试器件的输出信号值进行比较， 所述数据存储器用于存储使所述图案数据与各所述输入图案分别相对应的所述工作表，所述图案数据含有表示所述测试信号的逻辑值的比特、表示控制是否使驱动器动作的比特、以及表示所述期望值的比特。
全文摘要
本发明提供一种在高速模式时生成自由度高的图案数据的测试装置。所述测试装置具有用于输出与和预定测试速度分别同步输入的输入图案相对应的图案数据的多个图案输出部，各图案输出部分别具有普通模式和高速模式两个动作模式，在高速模式下，各图案输出部分别将与输入至自己的图案输出部中的输入图案相对应的图案数据和与输入至其他图案输出部中的输入图案相对应的图案数据分别作为与多个分割速度对应的图案数据中的至少一个数据而输出。
文档编号G11C29/48GK102655027SQ201210054259
公开日2012年9月5日 申请日期2012年3月2日 优先权日2011年3月4日
发明者根岸利幸 申请人:爱德万测试株式会社