专利名称：字线偏置电路及存储器的制作方法
技术领域：
本发明涉及存储器技术领域，特别涉及一种字线偏置电路及存储器。
背景技术：
存储器(例如，快闪存储器Flash Memory)的存储单元通常包括四个引线位线(BL, Bit-Line)、字线(WL, Word-Line)、源线(SL, Source-Line)和基线(SBL, Sub-Line),分别对应耦接MOS晶体管的漏极、栅极、源极和基极。一般，在对存储器的存储单元进行擦除(erase)操作时，需要对字线施加高电压。图1示出了现有技术存储器中存储单元阵列及字线译码电路的一种电路结构示意图。参照图1所示，存储器中的存储单元阵列13由NMOS管构成，所示各存储单元A0、 Al、*、Ak的栅极均与字线WL相连、漏极分别与位线BL〈0>、BL〈1>、 、BL〈k>相连、源极与源线SL相连。字线译码电路包括预译码单元10、电平移位单元11和字线驱动单元12。预译码单元10根据输入的地址信号选中相应的字线，并输出低压控制信号。由于存储单元的字线操作电压都比较高，需要通过电平移位单元11将预译码单元10输出的低压控制信号切换至高压控制信号。字线驱动单元12根据电平移位单元11输出的高压控制信号，输出高电压至预译码单元10选中的字线WL。在对存储单元进行擦除操作时，需要将字线WL的电压提升到高电压，即需要字线驱动单元12中PMOS管Pl的漏极(亦即NMOS管NI的漏极)输出高电压。因此，PMOS管Pl的源极接入的第一偏置电压Vbl为高电压,栅极接入低电压。由于第一偏置电压Vbl —般较高，通常在12V左右，为避免字线驱动单元12中产生过大的栅致漏极泄漏(GIDL，Gate-1nducedDrain Leakage)电流，需要在PMOS管Pl的栅极施加不为零电压的第二偏置电压Vb2。图2是现有技术中一种常见的存储器字线偏置电路的结构示意图。参照图2所示，所述字线偏置电路用于产生第一偏置电压Vbl和第二偏置电压Vb2，包括电压调整单元20、电荷泵单元21、高压上升摆幅控制单元22、擦除控制单元23、电压侦测单元24和驱动单元25。电压调整单元20和电荷泵单元21用于对电源电压进行升压，输出高压电压HV。高压上升摆幅控制单元22用于对高压电压HV的上升速度进行限制，防止第一偏置电压Vbl冲击存储单元而击穿栅氧化层。擦除控制单元23在存储单元需要进行擦除操作时，将高压上升摆幅控制单元22输出的稳定高压VEP输出为第一偏置电压Vbl。电压侦测单元24用于侦测稳定高压VEP的电压值，当稳定高压VEP上升至一个设置好的电压值(比如4V)后，电压侦测单元24输出控制信号为有效信号。驱动单元25接收电压侦测单元24输出的控制信号，当控制信号为有效信号时，驱动单元25输出第二偏置电压Vb2。现有技术中的第二偏置电压Vb2由通常由电源电压提供，图3所示为稳定高压VEP和第二偏置电压Vb2的时序示意图，若缺少电压侦测单元24，稳定高压VEP和第二偏置电压Vb2将同时上升，第一偏置电压Vbl可能会低于第二偏置电压Vb2，造成存储单元擦除操作的逻辑混乱。然而，随着半导体技术的发展，电源电压一般都设计得很小，例如1. 2V。利用电源电压产生第二偏置电压Vb2，在存储单元进行擦除操作时，施加第一偏置电压Vbl时产生的GIDL电流仍然比较大。更多关于存储器字线偏置电路的技术方案可以参考申请号为201110391280. X、发明名称为一种字线偏置电路的中国专利申请文件。
发明内容
本发明解决的问题是提供一种字线偏置电路，能够减小在对存储单元进行擦除操作时的GIDL电流，并且不会产生额外的功率损耗。为解决上述问题，本发明提供了一种字线偏置电路，包括第一偏置电压输出端和第二偏置电压输出端，还包括电压侦测单元，适于侦测所述第一偏置电压输出端的电压，以输出控制信号；驱动单元，适于接收所述控制信号，输出低压驱动信号；第一状态控制单元，适于接收第一使能信号和所述低压驱动信号，在所述第一使能信号为有效信号时，由所述低压驱动信号驱动电源电压输出至所述第二偏置电压输出端；第一电平移位单元，适于将所述低压驱动信号进行转换，输出高压驱动信号；第二状态控制单元，适于接收第二使能信号和所述高压驱动信号，在所述第二使能信号为有效信号时，由所述高压驱动信号驱动目标电压输出至所述第二偏置电压输出端，所述第二使能信号与所述第一使能信号互为反相信号，所述目标电压高于所述电源电压；比较单元，适于将所述第二偏置电压输出端的电压和基准电压进行比较，输出比较结果，所述基准电压低于所述电源电压；第二电平移位单元，适于根据所述比较结果输出所述第一使能信号和所述第二使能信号。可选的，所述第一状态控制单元为第一三态门，所述第一三态门的输入端输入所述低压驱动信号、使能端输入所述第一使能信号、输出端与所述第二偏置电压输出端相连。可选的，所述第一状态控制单元的驱动电源为所述电源电压。可选的，所述第一电平移位单元的第一驱动电源为所述目标电压、第二驱动电源为零电压。可选的，所述目标电压由第二电荷泵单元提供。可选的，所述第二状态控制单元为第二三态门，所述第二三态门的输入端输入所述高压驱动信号、使能端输入所述第二使能信号、输出端与所述第二偏置电压输出端相连。可选的，所述第二状态控制单元的驱动电源为所述目标电压。可选的，所述比较单元包括比较器，其正端与所述第二偏置电压输出端连接，负端输入所述基准电压。可选的，所述基准电压由带隙基准源提供。可选的，所述第二电平移位单元的第一驱动电源为所述目标电压、第二驱动电源为零电压。为解决上述问题，本发明还提供了一种存储器，包括存储单元阵列，还包括上述字线偏置电路，所述字线偏置电路用于向所述存储单元阵列的字线提供第一偏置电压和第二偏置电压。与现有技术相比，本发明技术方案提供的字线偏置电路，在初始阶段由电源电压驱动第二偏置电压输出端，以向字线驱动单元提供第二偏置电压，当第二偏置电压输出端的电压上升至大于基准电压后，由电荷泵电路产生的大于电源电压的目标电压驱动第二偏置电压输出端，以向字线驱动单元提供第二偏置电压。由于目标电压大于电源电压，减弱了字线驱动单元中产生GIDL电流的电场，有效地减小了 GIDL电流。另一方面，在第二偏置电压输出端的电压上升至基准电压之后才使用电荷泵电路产生的目标电压驱动第二偏置电压输出端，避免了直接使用高于电源电压的目标电压驱动第二偏置电压输出端所带来的额外的功率损耗。
图1是现有的一种存储单元阵列及字线译码电路的结构示意图；图2是现有的一种存储器字线偏置电路的结构示意图；图3是图2所示的稳定高压VEP和第二偏置电压Vb2的时序示意图；图4是本发明实施方式的字线偏置电路的结构示意图；图5是本发明实施例的字线偏置电路的结构示意图；图6是本发明实施例的稳定高压VEP和第二偏置电压Vb2的时序示意图。
具体实施例方式正如背景技术中所描述的，在对存储单元进行擦除操作时，需要字线驱动单元对字线施加高压，因此会在字线驱动单元产生较多的GIDL电流。因此，本技术方案的发明人考虑，是否可以通过减弱产生GIDL电流的电场，减小GIDL电流，同时存储阵列不会产生过多的功率损耗。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图和实施例对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。图4所示是本发明实施方式字线偏置电路的结构示意图，包括第一偏置电压输出端(未标示)和第二偏置电压输出端，所述第一偏置电压输出端的电压即为提供给字线驱动单元的第一偏置电压，所述第二电压输出端的电压即为提供给字线驱动单元的第二偏置电压Vb2。参考图4，所述字线偏置电路还包括电压侦测单兀40,适于侦测所述第一偏置电压输出端的电压，以输出控制信号；驱动单元41，适于接收所述控制信号，输出低压驱动信号；第一状态控制单元431，适于接收第一使能信号ENl和所述低压驱动信号，在所述第一使能信号ENl为有效信号时，由所述低压驱动信号驱动电源电压输出至所述第二偏置电压输出端；第一电平移位单元42，适于将所述低压驱动信号进行转换，输出高压驱动信号；第二状态控制单元432，适于接收第二使能信号EN2和所述高压驱动信号，在所述第二使能信号EN2为有效信号时，由所述高压驱动信号驱动目标电压输出至所述第二偏置电压输出端，所述第二使能信号EN2与所述第一使能信号ENl互为反相信号，所述目标电压高于所述电源电压；比较单元44，适于将所述第二偏置电压输出端的电压Vb2和基准电压进行比较，输出比较结果，所述基准电压低于所述电源电压；
第二电平移位单元45，适于根据所述比较结果输出所述第一使能信号ENl和所述第二使能信号EN2。下面结合具体实施例对本发明提供的字线偏置电路的实施方式进行详细描述。图5是本发明实施例字线偏置电路的结构图。参考图5，电压调整单元46和第一电荷泵单元47用于对电源电压进行升压，输出高压电压HV。高压上升摆幅控制单元48用于对所述高压电压HV的上升速度进行限制，防止在对存储单元进行擦除操作时第一偏置电压Vbl冲击存储单元而击穿存储单元栅的氧化层。擦除控制单元49在存储单元需要进行擦除操作时，将所述高压上升摆幅控制单元48输出的所述稳定高压VEP输出至所述第一偏置电压输出端，以输出所述第一偏置电压Vbl。本实施例中，所述电压调整单元46、第一电荷泵单元47、高压上升摆幅控制单元48和擦除控制单元49均可以采用现有电路实现，为避免赘述，在此不作过多描述。为避免对存储单元进行擦除操作时产生逻辑混乱，字线驱动单元需要的所述第一偏置电压Vbl和第二偏置电压Vb2不能同时施加。因此，需要电压侦测单元40侦测所述第一偏置电压Vbl的电压值，亦即侦测所述稳定高压VEP的电压值，当所述稳定高压VEP上升至一个设置好的电压值(比如4V)后，所述电压侦测单元40输出控制信号为有效信号。驱动单元41接收所述电压侦测单元40输出的控制信号，当所述控制信号为有效信号时，输出低压驱动信号。第一状态控制单元431，接收第一使能信号ENl和所述驱动单元41输出的低压驱动信号，在所述第一使能信号ENl为有效信号时，由所述低压驱动信号驱动电源电压Vdd输出至所述第二偏置电压输出端。在本实施例中，所述第一状态控制单元431为第一三态门SI,所述第一三态门SI的输入端输入所述低压驱动信号、使能端输入所述第一使能信号EN1、输出端与所述第二偏置电压输出端相连，驱动电源为所述电源电压Vdd，所述电源电压为1. 2V。第一电平移位单元42，接收所述驱动单元41输出的低压驱动信号，将所述低压驱动信号进行转换，输出高压驱动信号。所述第一电平移位单元42的第一驱动电源为目标电压VD、第二驱动电源为零电压，所述目标电压VD高于所述电源电压Vdd，具体取值可以根据电路结构和器件特性等预先设定。在本实施例中，所述目标电压VD的取值为2. 5V，由第二电荷泵单元421提供。第二状态控制单元432，接收第二使能信号EN2和所述第一电平移位单元42输出的高压驱动信号，在所述第二使能信号EN2为有效信号时，由所述高压驱动信号驱动所述目标电压VD输出至所述第二偏置电压输出端，所述第二使能信号EN2与所述第一使能信号ENl互为反相信号。在本实施例中，所述第二状态控制单元432为第二三态门S2，所述第二三态门S2的输入端输入所述高压驱动信号、使能端输入所述第二使能信号EN2、输出端与所述第二偏置电压输出端相连，驱动电源为所述目标电压VD。比较单元44，将所述第二偏置电压输出端输出的电压Vb2和基准电压VR进行比较，输出比较结果，所述基准电压VR低于所述电源电压Vdd，具体取值可以根据电路结构和器件特性等预先设定。在本实施例中，所述基准电压VR的取值为IV，可由带隙基准源提供。所述比较单元44包括比较器A，所述比较器A的正端与所述第二偏置电压输出端连接，输入所述第二偏置电压输出端的电压Vb2，负端输入所述基准电压VR。具体地，若所述比较器A负端输入的所述基准电压VR小于其正端输入的所述第二偏置电压输出端的电压Vb2，则所述比较器A输出的比较结果为高电平，即逻辑I ;反之则输出低电平，即逻辑O。第二电平移位单元45，根据所述比较单元44输出的比较结果输出所述第一使能信号ENl和所述第二使能信号EN2。所述第二电平移位单元45的第一驱动电源为所述目标电压VD、第二驱动电源为零电压。在本实施例中，若所述比较单元44输出的比较结果为高电平，则所述第二电平移位单元45输出的所述第一使能信号ENl为无效信号、所述第二使能信号EN2为有效信号；若所述比较单元44输出的比较结果为低电平，则所述第二电平移位单元45输出的所述第一使能信号ENl为有效信号、所述第二使能信号EN2为无效信号。图6是本发明实施例字线偏置电路所述高压上升摆幅控制单元48输出的稳定高压VEP和所述第二偏置电压Vb2的时序示意图。为更好地对本发明的实施例进行理解，下面结合附图对本发明技术方案字线偏置电路的工作原理进行说明。参考图5，当需要对存储单元进行擦除操作时，所述擦除控制单元49将所述高压上升摆幅控制单元48输出的所述稳定高压VEP输出至所述第一偏置电压输出端，以输出所述第一偏置电压Vbl。由于所述高压上升摆幅控制单元48的控制，所述稳定高压VEP缓慢上升，参考图6所示的电压波形示意图。当所述侦测单元40侦测到所述稳定高压VEP上升至一个设置好的电压值(比如4V)时，输出有效控制信号。驱动单元41根据所述电压侦测单元40输出的有效控制信号，输出低压驱动信号。由于所述第二偏置电压输出端的电压在开始时为零，小于所述基准电压VRjPK述比较单元44中的比较器A的正端输入小于负端输入，输出比较结果为低电平，所述第二电平移位单元45输出的所述第一使能信号ENl为有效信号、所述第二使能信号EN2为无效信号。因此，所述第二状态控制单元432中的第二三态门S2呈高阻状态，所述第一状态控制单元431中的第一三态门SI在所述驱动单元41输出的低压驱动信号控制下，将所述电源电压Vdd输出至所述第二偏置电压输出端。由于存储单元中寄生电容的存在，参照图6，所述第二偏置电压输出端的电压Vb2从零开始缓慢上升，当所述第二偏置电压输出端的电压Vb2上升至大于所述比较单元44中的比较器A负端输入的所述基准电压VR时，所述比较器A输出比较结果为高电平。相应地，所述第二电平移位单元45输出的所述第一使能信号ENl为无效信号、所述第二使能信号EN2为有效信号。因此，所述第一状态控制单元431中的第一三态门SI呈高阻状态，所述第二状态控制单元432中的第二三态门S2在所述第一电平移位单元42输出的高压驱动信号的控制下，将所述目标电压VD输出至所述第二偏置电压输出端。为保证足够大的驱动能力，在本实施例中，所述第一电平移位单元42的第一驱动电源为所述目标电压VD、第二驱动电源为零电压。继续参照图6，所述第二偏置电压输出端的电压Vb2继续上升，直至达到所述目标电压VD。本发明技术方案还提供了一种存储器，包括存储单元阵列，还包括图5所示的字线偏置电路，所述字线偏置电路用于向所述存储单元阵列的字线提供第一偏置电压和第二偏置电压。综上所述，本发明技术方案提供的字线偏置电路，在对存储单元进行擦除操作时，提供字线驱动单元所需的第一偏置电压和第二偏置电压。所述第二偏置电压输出端在初始阶段由电源电压驱动，当所述第二偏置电压上升至大于基准电压后，由电荷泵电路产生的大于电源电压的目标电压驱动所述第二偏置电压输出端，以向字线驱动单元提供所述第二偏置电压。由于所述目标电压大于所述电源电压，减弱了字线驱动单元中产生GIDL电流的电场，有效地减小了 GIDL电流。另一方面，在所述第二偏置电压上升至所述基准电压后才使用电荷泵电路产生的所述目标电压驱动所述第二偏置电压输出端，避免了直接使用电荷泵电路产生的高于电源电压的目标电压驱动所述第二偏置电压输出端所产生的过多功率损耗。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种字线偏置电路，包括第一偏置电压输出端和第二偏置电压输出端，其特征在于， 还包括电压侦测单兀，适于侦测所述第一偏置电压输出端的电压，以输出控制信号；驱动单元，适于接收所述控制信号，输出低压驱动信号；第一状态控制单元，适于接收第一使能信号和所述低压驱动信号，在所述第一使能信号为有效信号时，由所述低压驱动信号驱动电源电压输出至所述第二偏置电压输出端； 第一电平移位单元，适于将所述低压驱动信号进行转换，输出高压驱动信号；第二状态控制单元，适于接收第二使能信号和所述高压驱动信号，在所述第二使能信号为有效信号时，由所述高压驱动信号驱动目标电压输出至所述第二偏置电压输出端，所述第二使能信号与所述第一使能信号互为反相信号，所述目标电压高于所述电源电压；比较单元，适于将所述第二偏置电压输出端的电压和基准电压进行比较，输出比较结果，所述基准电压低于所述电源电压；第二电平移位单元，适于根据所述比较结果输出所述第一使能信号和所述第二使能信号。
2.根据权利要求1所述的字线偏置电路，其特征在于，所述第一状态控制单元为第一三态门，所述第一三态门的输入端输入所述低压驱动信号、使能端输入所述第一使能信号、输出端与所述第二偏置电压输出端相连。
3.根据权利要求2所述的字线偏置电路，其特征在于，所述第一状态控制单元的驱动电源为所述电源电压。
4.根据权利要求1所述的字线偏置电路，其特征在于，所述第一电平移位单元的第一驱动电源为所述目标电压、第二驱动电源为零电压。
5.根据权利要求4所述的字线偏置电路，其特征在于，所述目标电压由第二电荷泵单元提供。
6.根据权利要求1所述的字线偏置电路，其特征在于，所述第二状态控制单元为第二三态门，所述第二三态门的输入端输入所述高压驱动信号、使能端输入所述第二使能信号、输出端与所述第二偏置电压输出端相连。
7.根据权利要求6所述的字线偏置电路，其特征在于，所述第二状态控制单元的驱动电源为所述目标电压。
8.根据权利要求1所述的字线偏置电路，其特征在于，所述比较单元包括比较器，其正端与所述第二偏置电压输出端连接，负端输入所述基准电压。
9.根据权利要求1所述的字线偏置电路，其特征在于，所述基准电压由带隙基准源提供。
10.根据权利要求1所述的字线偏置电路，其特征在于，所述第二电平移位单元的第一驱动电源为所述目标电压、第二驱动电源为零电压。
11.一种存储器，包括存储单元阵列，其特征在于，还包括权利要求1至10任一项所述的字线偏置电路，所述字线偏置电路用于向所述存储单元阵列的字线提供第一偏置电压和第二偏置电压。
全文摘要
一种字线偏置电路，包括电压侦测单元，输出控制信号；驱动单元，输出低压驱动信号；第一状态控制单元，在第一使能信号为有效信号时，由所述低压驱动信号驱动电源电压输出至第二偏置电压输出端；第一电平移位单元，输出高压驱动信号；第二状态控制单元，在第二使能信号为有效信号时，由所述高压驱动信号驱动目标电压输出至所述第二偏置电压输出端；比较单元，适于将所述第二偏置电压输出端的电压和基准电压进行比较，输出比较结果；第二电平移位单元，适于根据所述比较结果输出所述第一使能信号和所述第二使能信号。本发明技术方案提供的字线偏置电路，能够减小在对存储单元进行擦除操作时的GIDL电流，并且不会产生额外的功率损耗。
文档编号G11C7/12GK103021447SQ20121056440
公开日2013年4月3日 申请日期2012年12月21日 优先权日2012年12月21日
发明者杨光军 申请人:上海宏力半导体制造有限公司