专利名称：嵌入式闪存的失效测试方法
技术领域：
本发明涉及集成电路制造技术领域，特别涉及一嵌入式闪存的失效测试方法。
背景技术：
众所周知，存储芯片的市场竞争中非常激烈，大部份国内外芯片制造厂都具备存储芯片制造的能力，从目前的趋势来看，测试是影响价格的关键因素之一。在兼顾测试可靠性的前提下，如何提高测试效率并降低测试成本，是一个非常重要的问题。如图1所示,嵌入式闪存的存储单元阵列100由数条字线(word line)101与数条位线(bit line)102交叉所构成。为了检查所述字线101与交叉的位线102之间是否存在漏电或者短路。需要对存储单元阵列100进行早期失效测试(insert mortality test, IMtest)。具体来说，早期失效测试的方法如下:步骤一:在对存储单元阵列100进行多次擦除后，对其中一条位线102a施加电压，并对所有字线101施加电压以开启所有与所述位线102a交叉的存储单元的沟道，然后对位于所述位线102a上的所有存储单元逐个进行编程和读取，如果每次读取都是O的话，说明每一条字线101和位线102a都不存在短路；步骤二:对其中一条字线IOla施加电压以开启所述有所述字线IOla交叉的存储单元的沟道，并对所有位线102施加电压，然后对位于所述字线IOla上的所有存储单元逐个编程和读取，因为字线IOla和位线IOla交叉处的存储单元在步骤一中已经测试过，所以在步骤二内，字线IOla和位线102a交叉处的存储单元可以不进行测试。如果每次读取都是O的话，说明每一条位线102和字线IOla都不存在短路。如果所述存储单元阵列100包括m条字线101和η条位线102的话，则采用上述测试方法，至少要进行m+n-1次测试，才能覆盖所有的字线和位线。随着存储单元阵列越来越庞大，其包括的字线数和位线数也越来越多，采用上述失效测试方法为了覆盖所有字线和位线，所要进行的测试次数越来越多，完成一个嵌入式闪存的测试时间则越来越长，导致测试效率越来越低下，从而增加了测试成本。为此，如何降低失效测试时间提高测试效率成为本领域技术人员丞待解决的技术问题之一。
发明内容
本发明的目的在于提供一种嵌入式闪存的失效测试方法，以解决现有的嵌入式闪存测试时间长、测试效率低下问题，从而实现提高测试效率降低测试成本的目的。为解决上述技术问题，本发明提供一种嵌入式闪存的失效测试方法，包括:步骤一:提供一嵌入式闪存，所述嵌入式闪存包括一存储单元阵列，所述存储单元阵列包括多条字线和与所述字线交叉设置的多条位线；以及步骤二:逐个测试所述存储单元阵列的一条对角线上的每个存储单元。可选的，在所述嵌入式闪存的失效测试方法中，所述步骤二之前还包括:对所述存储单元阵列进行多次擦除动作。可选的，在所述嵌入式闪存的失效测试方法中，对所述存储单元阵列进行200次擦除动作。可选的，在所述嵌入式闪存的失效测试方法中，所述步骤二包括:逐个对所述存储单元阵列的一条对角线上的每个存储单元进行编程；以及逐个对所述存储单元阵列的一条对角线上的每个存储单元进行读取；如果某个存储单元的读取结果为0，则判断该存储单元所对应的字线和位线没有短路；如果某个存储单元的读取结果为1，则判断该存储单元所对应的字线和位线发生了短路。可选的，在所述嵌入式闪存的失效测试方法中，存储单元阵列还包括多条源线，所述源线位于相邻的两条所述字线之间。可选的，在所述嵌入式闪存的失效测试方法中，对某个所述存储单元进行所述编程包括:对于该存储单元所对应的位线施加第一编程电压，并对该存储单元所对应的字线施加第二编程电压，同时对该存储单元所对应的源线施加第三编程电压。可选的，在所述嵌入式闪存的失效测试方法中，所述第一编程电压为IV 1.5V，所述第二编程电压为1.8V 2.2V，所述第三编程电压为IOV 12V。可选的，在所述嵌入式闪存的失效测试方法中，对某个所述存储单元进行所述读取包括:对于该存储单元所对应的位线施加第一读取电压，并对该存储单元所对应的字线施加第二读取电压，同时将该存储单元所对应的源线接地。可选的，在所述嵌入式闪存的失效测试方法中，所述第一读取电压为IV 1.5V，所述第二编程电压为IV 1.5V。采用本发明的嵌入式闪存的失效测试方法，只需要逐个测试所述存储单元阵列的一条对角线上的每个存储单元，就可以覆盖所有的字线和位线。也就是说，如果所述存储单元阵列包括m条字线和η条位线的话，只需要测试max (m，n)次，就可以测试到所有的字线和位线的组合了。相对于现有技术来说，测试的次数大大降低了，因此可以有效减少测试时间，从而实现了提高测试效率降低测试成本的目的。
图1是现有技术中的嵌入式闪存的存储单元阵列的俯视图；图2为本发明一实施例的嵌入式闪存的失效测试方法的流程图；图3为本发明一实施例的嵌入式闪存的存储单元阵列的俯视图；图4为本发明一实施例的嵌入式闪存的失效测试方法的示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出嵌入式闪存的失效测试方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例的嵌入式闪存的失效测试方法的流程图。步骤一:提供一嵌入式闪存；如图3所示，所述嵌入式闪存包括一存储单元阵列200，所述存储单元阵列200包括m条字线201、η条位线202和s条源线203, m、η和s均为大于等于I的整数。其中，每条源线203均位于相邻的两条字线201之间，且所述字线201和源线203均与所述位线202
交叉设置。每一条源线203和与其相邻的一条字线201以及与所述源线203交叉的一条位线202组成一存储单元204，其中源线203作为存储单元204的源极，所述位线202作为存储单元204的漏极，而字线201则作为存储单元204的栅极。因此，相邻的两条字线201和与其交叉的一条位线202之间存在两个存储单元，这两个存储单元共用一条源线。步骤二:对所述存储单元阵列进行多次擦除动作；对所有存储单元进行多次擦除动作，以模拟内嵌式闪存的实际使用情况，优选的，对所述存储单元阵列进行200次擦除动作。步骤三:逐个测试所述存储单元阵列的一条对角线上的每个存储单元。首先，如图4所示，对所述存储单元阵列其中一条对角线AA’上的每个存储单元进行编程；具体到某一个存储单元204a来说,对于该存储单元204a所对应的位线202a施加第一编程电压，并对该存储单元204a所对应的字线201a施加第二编程电压，同时对该存储单元204a所对应的源线203a施加第三编程电压，将电子编程到所述存储单元204a中。优选的，所述第一编程电压为IV 1.5V，所述第二编程电压为1.8V 2.2V，所述第三编程电压为IOV 12V。然后，逐个对所述存储单元阵列的一条对角线上的每个存储单元进行读取；具体到某一个存储单元204a来说,对于该存储单元204a所对应的位线202a施加第一读取电压，并对该存储单元204a所对应的字线201a施加第二读取电压，同时将该存储单元204a所对应的源线203a接地。优选的，所述第一读取电压为IV 1.5V，所述第二编程电压为IV 1.5V。如果某个存储单元204a的读取结果为0，则判断该存储单元204a所对应的字线201a和位线202a没有短路；如果某个存储单元204a的读取结果为1，则判断该存储单元204a所对应的字线201a和位线202a发生了短路。因为对角线AA’上的所有存储单元对应了所有的字线201和位线202，当对角线AA’上的每个存储单元完成编程和读取后，就覆盖了所有的字线201和位线202。对于具有m条字线201和η条位线202存储单元阵列来说,其对角线ΑΑ’上一共包括max (m,n)个存储单元，也就是说，总共要完成max (m, η)次测试,就完成了 m条字线201和η条位线202是否存在短路的测试。应当理解的是，逐个测试所述存储单元阵列的另一条对角线ΒΒ’上的每个存储单元，亦可实施本发明的目的。综上所述，采用上述测试方法，只需要逐个测试所述存储单元阵列的一条对角线上的每个存储单元，就可以覆盖所有的字线和位线。也就是说，如果所述存储单元阵列包括m条字线和η条位线的话，只需要测试max (m，n)次，就可以测试到所有的字线和位线的组合了。相对于现有技术来说，测试的次数大大降低了，因此可以有效减少测试时间，从而实现了提高测试效率降低测试成本的目的。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种嵌入式闪存的失效测试方法，包括: 步骤一:提供一嵌入式闪存，所述嵌入式闪存包括一存储单元阵列，所述存储单元阵列包括多条字线和与所述字线交叉设置的多条位线；以及 步骤二:逐个测试所述存储单元阵列的一条对角线上的每个存储单元。
2.按权利要求1所述的嵌入式闪存的失效测试方法，其特征在于，所述步骤二之前还包括:对所述存储单元阵列进行多次擦除动作。
3.按权利要求2所述的嵌入式闪存的失效测试方法，其特征在于，对所述存储单元阵列进行200次擦除动作。
4.按权利要求1所述的嵌入式闪存的失效测试方法，其特征在于，所述步骤二包括: 逐个对所述存储单元阵列的一条对角线上的每个存储单元进行编程；以及 逐个对所述存储单元阵列的一条对角线上的每个存储单元进行读取； 如果某个存储单元的读取结果为0，则判断该存储单元所对应的字线和位线没有短路； 如果某个存储单元的读取结果为1，则判断该存储单元所对应的字线和位线发生了短路。
5.按权利要求4所述的嵌入式闪存的失效测试方法，其特征在于，存储单元阵列还包括多条源线，所述源线位于相邻的两条所述字线之间。
6.按权利要求5所述的嵌入式闪存的失效测试方法，其特征在于，对某个所述存储单元进行所述编程包括:对于该存储单元所对应的位线施加第一编程电压，并对该存储单元所对应的字线施加第二编程电压，同时对该存储单元所对应的源线施加第三编程电压。
7.按权利要求6所述的嵌入式闪存的失效测试方法，其特征在于，所述第一编程电压为IV 1.5V，所述第二编程电压为1.8V 2.2V，所述第三编程电压为IOV 12V。
8.按权利要求5所述的嵌入式闪存的失效测试方法，其特征在于，对某个所述存储单元进行所述读取包括:对于该存储单元所对应的位线施加第一读取电压，并对该存储单元所对应的字线施加第二读取电压，同时将该存储单元所对应的源线接地。
9.按权利要求8所述的嵌入式闪存的失效测试方法，其特征在于，所述第一读取电压为IV 1.5V，所述第二编程电压为IV 1.5V。
全文摘要
本发明提供了一种嵌入式闪存的失效测试方法，包括步骤一提供一嵌入式闪存，所述嵌入式闪存包括一存储单元阵列，所述存储单元阵列包括多条字线和与所述字线交叉设置的多条位线；以及步骤二逐个测试所述存储单元阵列的一条对角线上的每个存储单元。采用上述嵌入式闪存的失效测试方法，只需要测试存储单元阵列对角线上的存储单元，就可以测试到所有的字线和位线的组合了。相对于现有技术来说，可以有效减少测试时间，从而实现了提高测试效率降低测试成本的目的。
文档编号G11C29/12GK103093832SQ201310060909
公开日2013年5月8日 申请日期2013年2月26日 优先权日2013年2月26日
发明者吴玮 申请人:上海宏力半导体制造有限公司