1.一种FPGA电路，其特征在于，包括：物理层、与所述物理层连接的DQS GATING电路、与所述DQS GATING电路连接的延迟补偿回路、连接在所述物理层与外部存储器之间的第一电路、连接在所述外部存储器与所述DQS GATING电路之间的第二电路；
所述物理层，用于通过所述第一电路发送读命令到所述外部存储器，并同时发送窗口控制信号到所述DQS GATING电路；
所述外部存储器在读操作完成时，输出数据选通信号，并通过所述第二电路发送到所述DQS GATING电路；
所述窗口控制信号依次经过所述DQS GATING电路、所述延迟补偿回路，将经过所述延迟补偿回路后的信号作为目标窗口信号；
所述DQS GATING电路，用于根据所述目标窗口信号以及所述数据选通信号，调整所述目标窗口信号相对所述数据选通信号的位置。
2.如权利要求1所述的FPGA电路，其特征在于，所述第一电路包括依次连接的第一IOL、第一IOB、第一PAD，所述第一IOL与所述物理层连接，所述第一PAD与所述外部存储器连接；
所述第二电路包括依次连接的第二PAD、第二IOB、第二IOL，所述第二PAD与所述外部存储器连接，所述第二IOL与所述DQS GATING电路连接；
所述延迟补偿回路包括依次连接的第三IOL、第三IOB、第三PAD、第四PAD、第四IOB、第四IOL，所述第三IOL、第四IOL分别与所述DQS GATING电路的两端连接。
3.如权利要求1或2所述的FPGA电路，其特征在于，所述DQSGATING电路包括：
窗口生成模块，用于将并行的窗口控制信号转变为串行的窗口控制信号；
窗口位置调整模块，用于对所述串行的窗口控制信号的位置进行调整；
MUX选择模块，用于从所述目标窗口信号、所述窗口位置调整模块进行调整后的所述串行的窗口控制信号中选择出一者，并将其传输到DQS GATE处理模块；
所述DQS GATE处理模块，用于对所述数据选通信号、以及所述MUX选择模块选择出的信号进行逻辑与操作。
4.如权利要求3所述的FPGA电路，其特征在于，所述MUX选择模块为二输入选择器。
5.如权利要求3所述的FPGA电路，其特征在于，所述DQS GATING电路，具体用于根据所述目标窗口信号以及所述DQS GATE处理模块输出的信号，调整所述目标窗口信号相对所述数据选通信号的位置。
6.一种窗口信号调整方法，其特征在于，应用于FPGA电路，所述FPGA电路包括：物理层、与所述物理层连接的DQS GATING电路、与所述DQS GATING电路连接的延迟补偿回路、连接在所述物理层与外部存储器之间的第一电路、连接在所述外部存储器与所述DQS GATING电路之间的第二电路；
所述方法包括：
所述物理层通过所述第一电路发送读命令到所述外部存储器，并同时发送窗口控制信号到所述DQS GATING电路；
所述外部存储器在读操作完成时，输出数据选通信号，并通过所述第二电路发送到所述DQS GATING电路；
所述窗口控制信号依次经过所述DQS GATING电路、所述延迟补偿回路，将经过所述延迟补偿回路后的信号作为目标窗口信号；
所述DQS GATING电路根据所述目标窗口信号以及所述数据选通信号，调整所述目标窗口信号相对所述数据选通信号的位置。
7.如权利要求6所述的方法，其特征在于，所述第一电路包括依次连接的第一IOL、第一IOB、第一PAD，所述第一IOL与所述物理层连接，所述第一PAD与所述外部存储器连接；
所述第二电路包括依次连接的第二PAD、第二IOB、第二IOL，所述第二PAD与所述外部存储器连接，所述第二IOL与所述DQS GATING电路连接；
所述延迟补偿回路包括依次连接的第三IOL、第三IOB、第三PAD、第四PAD、第四IOB、第四IOL，所述第三IOL、第四IOL分别与所述DQS GATING电路的两端连接。
8.如权利要求6或7所述的方法，其特征在于，所述DQS GATING电路包括：
窗口生成模块，用于将并行的窗口控制信号转变为串行的窗口控制信号；
窗口位置调整模块，用于对所述串行的窗口控制信号的位置进行调整；
MUX选择模块，用于从所述目标窗口信号、所述窗口位置调整模块进行调整后的所述串行的窗口控制信号中选择出一者，并将其传输到DQS GATE处理模块；
所述DQS GATE处理模块，用于对所述数据选通信号、以及所述MUX选择模块选择出的信号进行逻辑与操作。
9.如权利要求8所述的方法，其特征在于，所述MUX选择模块为二输入选择器。
10.如权利要求8所述的方法，其特征在于，所述DQS GATING电路根据所述目标窗口信号以及所述数据选通信号，调整所述目标窗口信号相对所述数据选通信号的位置包括：所述DQS GATING电路根据所述目标窗口信号以及所述DQS GATE处理模块输出的信号，调整所述目标窗口信号相对所述数据选通信号的位置。