感测放大器电路的制作方法

本实用新型涉及用于非易失性存储器设备的具有偏移补偿的感测放大器电路。

背景技术：

通过已知的方式并且如图1中示意性地所示出的那样，表示为1的例如闪存类型或者PCM(相变存储器)类型的非易失性存储器设备通常包括存储器阵列2，存储器阵列2包括布置成行(字线WL)和列(位线BL)的多个存储器单元3。

每个存储器单元3包括例如由闪存存储器中的浮动栅极晶体管形成的存储元件，其栅极端子被设计成耦合至相应字线WL，第一传导端子被设计成耦合至相应位线BL，并且第二传导端子连接至参考电势(例如接地gnd)。特别地，相同字线WL的存储器单元3的栅极端子连接在一起。

列解码器电路4和行解码器电路5使得能够基于在存储器单元3的输入(用本身已知的方式生成并且整体用AS表示)处接收的地址信号并且特别是对应字线WL和位线BL来选择每个寻址时间，以便在存储器操作期间将其偏置到适当的电压和电流值。

列解码器电路4特别地定义读取路径和感测放大器电路10，该读取路径被设计用于在每个选中时间在存储器阵列2的位线BL之间产生传导路径，感测放大器电路10被设计成将在寻址的存储器单元3中循环的电流与参考电流相比较以便确定所存储的数据。

如图2所示，在已知的电路实施例中，感测放大器电路10通常包括偏置级11和电流电压(I/V)变换器级12。

偏置级11被设计成偏置存储器阵列2的位线BL并且进而包括偏置生成器13以及成对共源共栅配置的NMOS类型的偏置晶体管14a、 14b。

偏置生成器13在输入处接收例如可以通过电荷泵电压升压器级(本文中未说明)来被升压(下文中称为升压电压V_boost)的电压，并且在输出处在偏置节点N_p上生成偏置电压V_casc。替选地，并且根据针对偏置电压V_casc理想的值，偏置生成器13可以直接接收具有逻辑值(低于升压电压V_boost)的电源电压V_dd。

偏置晶体管14a、14b的控制端子都连接至上述偏置节点N_p以用于接收偏置电压V_casc。

另外，成对晶体管中的第一偏置晶体管14a具有耦合至所选择的位线的第一传导端子以及连接至电流至电压变换器级12的第一比较输入IN_a的第二传导端子，第一偏置晶体管14a在使用中通过由列解码器4定义的读取路径从所选择的位线接收单元读取电流I_cell。

进而，成对晶体管中的第二偏置晶体管14b具有耦合至参考电流生成器15(或者，替选地通过本文未说明的方式耦合至参考单元)的相应第一传导端子以及连接至电流至电压变换器级12的第二比较输入IN_b的第二传导端子，第二偏置晶体管14b从参考电流生成器15接收参考读取电流I_ref。

电流至电压变换器级12还具有电源输入，电流至电压变换器级12在电源输入上接收电源电压V_dd，电流至电压变换器级12被配置成将单元读取电流I_cell的值与参考读取电流I_ref的值相比较，并且基于这一比较的结果生成输出电压V_out。

感测放大器电路10还包括比较器级16，比较器级16在输入处从电流至电压变换器级12接收输出电压V_out，并且基于上述输出电压V_out的值(例如正的或者负的)生成指示存储器单元3中存储的数据的数字读取信号S_out。

图2还示出了电耦合在位线BL与接地参考gnd之间的寄生线路电容器17以及耦合在偏置节点N_p与接地参考gnd之间的偏置电容器18。

在操作期间，对存储器单元3中存储的数据的读取包括经由偏置 级11和对应第一偏置晶体管14a对对应位线BL进行预充电的第一步骤(或阶段)，其使得能够根据偏置电压V_casc来施加期望的预充电电压(特别地，这一预充电操作使得能够对耦合至所选择的位线BL的寄生电容17充电)。

读取操作接着包括通过检测单元读取电流I_cell并且将其与参考读取电流I_ref相比较来读取所存储的数据的步骤(阶段)，以便生成输出电压V_out并且经由比较器级16生成数字输出信号S_out。

例如，如果单元读取电流I_cell高于参考读取电流I_ref，则数字输出信号S_out可以具有高逻辑值“1”，否则，如果单元读取电流I_cell低于参考读取电流I_ref，则数字输出信号S_out可以具有低逻辑值“0”。

本申请人已经发现，存储器单元的尺寸(所谓的“按比例缩小”)的逐步减小以及由技术发展强加的对增加电气性能(特别地，增加读取速度，或者减小访问时间，以及减小消耗)的同时要求可能在确保感测放大器电路10的正确操作方面引起严重的问题。

上述要求实际上需要在逐渐增加的更短的时间内的逐渐更小的值的单元读取电流I_cell与参考读取电流I_ref之间的电流差的正确区分。

例如，在安全存储应用(比如用于信用卡等的微控制器)中，技术演进已经导致存储器单元从90nm的大小到40nm的大小的变化，这通过将访问时间从70ns减小至25ns来实现。

在这些应用中，还构思了更低值、例如3μA数量级的参考读取电流I_ref，并且在区分低于500nA的数据的值时需要绝对误差(即小于16％的相对误差)。

感测放大器电路10因此确保速度增加(即对位线BL预充电的能力以及在最短可能时间内区分所存数的数据)与准确性增加(即区分单元读取电流I_cell与参考读取电流I_ref之间的最小差异的能力)的相反要求之间的折衷。

特别地，本申请人已经发现，感测放大器电路10中的偏移和失配的存在(例如，由于电子部件的制造过程的差异，由于部件的老化而导致的变化，或者由于环境因素)表示在实现上述折衷时存在障碍， 并且通常表示在确定非易失性存储器设备1的性能和可靠性时的关键方面。

技术实现要素：

本实用新型的目的是通过提供一种能够实现偏移补偿并且在任何情况下对失配呈现低的灵敏度的用于非易失性存储器设备的感测放大器电路来至少部分解决以上强调的问题。

根据本公开的第一方面，提供了一种感测放大器电路，所述感测放大器电路具有存储器阵列的非易失性存储器设备，所述存储器阵列具有按字线和位线布置的存储器单元，所述电路包括：偏置级，被配置成偏置所述存储器阵列的至少一个位线以用于在对应的存储器单元中存储的数据的读取操作的预充电步骤中对所述位线预充电；以及电流至电压变换器级，具有包括第一电路支路和第二电路支路的差分配置，所述第一电路支路和所述第二电路支路被设计成在所述预充电步骤之后的数据的读取步骤期间在相应的比较输入上接收来自所述位线的单元电流和来自电流参考结构的参考电流，并且在相应的第一差分输出端子与第二差分输出端子之间供应输出电压，其中所述第一电路支路和所述第二电路支路中的每个电路支路包括相应的放大模块，相应的所述放大模块被配置成在所述读取步骤期间分别根据所述单元电流和所述参考电流生成相应的经放大的电压，所述输出电压取决于所述经放大的电压之间的差异并且指示所述数据的值，所述电流至电压变换器级包括电容补偿模块，所述电容补偿模块被配置成在所述预充电步骤期间检测和存储所述第一电路支路与所述第二电路支路之间的偏移，并且在所存储的数据的所述读取步骤期间补偿所述输出电压中的所述偏移。

根据本公开的另一方面，提供一种非易失性存储器设备，包括存储器阵列以及根据前述权利要求中的任一项的感测放大器电路，所述设备耦合至所述存储器阵列并且被设计成实现所述存储器阵列的所述存储器单元中存储的数据的读取操作。

附图说明

为了更好地理解本实用新型，现在仅作为非限制性示例通过参考附图来描述其优选实施例，在附图中：

图1示出了已知类型的非易失性存储器设备的整体框图；

图2示出了也是已知类型的图1的非易失性存储器设备中的感测放大器电路的一般框图；

图3示出了根据本技术方案的第一实施例的图2的感测放大器电路中的电流至电压变换器级的框图；

图4a和图4b示出了图3的电流至电压变换器级中的电学量的趋势；

图5更详细地示出了图3的电流至电压变换器级的可能的电路实施例；

图6示出了根据本技术方案的一方面的电流至电压变换器级的偏置部分；

图7示出了根据本技术方案的第二实施例的电流至电压变换器级的框图；以及

图8更详细地示出了图7的电流至电压变换器级的可能的电路实施例。

具体实施方式

本技术方案一方面包括：在基本上类似于参考图2描述的电路的感测放大器电路的电路架构(这里不再详细描述)中，再次用12表示的电流至电压变换器级的特定实施例被设计成补偿由于电路部件的失配而产生的偏移，从而使得能够在甚至小的电流差异的读取期间实现区分，并且同时确保短的访问时间和低的电流消耗。

如下文中详细讨论的那样，本实施例构思以下各项的存在：电容补偿模块，其可操作用于在读取步骤(或阶段)之前并且不同于读取步骤的补偿步骤(或阶段)期间补偿电路中存在的偏移；以及开关模 块，耦合至电容补偿模块，其可操作用于将电路的操作状态从补偿步骤切换至存储器单元中存储的数据的实际读取步骤。

参考图3，现在描述实现先前强调的特征的电流至电压变换器级12的第一实施例。

电流至电压变换器级12具有差分结构，其具有两个基本等同的电路支路：第一电路支路12a和第二电路支路12b，第一电路支路12a连接至第一比较输入IN_a并且被设计成从所选择的存储器单元3接收单元读取电流I_cell，所选择的存储器单元3在此用包括单元电阻器20的电阻负载示意性地表示，第二电路支路12b连接至第二比较输入IN_b并且被设计成从在此用参考电阻器21示意性地表示的参考生成器或单元接收参考读取电流I_ref。

下面，仅描述第一电路支路12a，类似的考虑适用于第二电路支路12b(下面还应当强调，使用后缀“a”表示构成第一电路支路12a的部件，使用后缀“b”表示构成第二电路支路12b的部件)。

详细地，第一电路支路12a包括：

第一开关T1_a，其布置在第一比较输入IN_a与接收电源电压V_dd的电源输入之间，并且第一开关T1_a由第一控制信号S₁(例如由管理单元生成或者从管理单元接收，管理单元用于管理非易失性存储器设备1的一般操作，本文中未说明)来控制；

第二开关T2_a，其布置在上述第一比较输入IN_a与第一内部节点N1_a之间，并且第一开关T2_a由第二控制信号S₂(例如也由用于管理非易失性存储器设备1的一般操作的管理单元生成)来控制；

放大器模块22a，输入连接至第一内部节点N1_a并且输出定义第二内部节点N2_a，并且放大器模块22a供应经放大的电压V_a，经放大的电压V_a根据以下关系式取决于来自第一内部节点N1_a的输出处的内部电流：

V_a＝I_a·A_Ra

其中A_Ra是放大器模块22a的放大因子，并且R_a是耦合至放大器模块22a的输入的等同电阻负载；

第三开关T3_a，其布置在第二内部节点N2_a与第三内部节点N3_a之间，第三内部节点N3_a上存在反馈电压Vg_a，并且第三开关T3_a由上述第一控制信号S₁来控制；以及

跨导模块24a，其输入连接至第三内部节点N3_a并且输出连接至第一内部节点N1_a并且在输入处向上述第一内部节点N1_a供应再生电流Id_a，再生电流Id_a根据以下关系式取决于反馈电压Vg_a：

Id_a＝-Vg_a·g_a

其中g_a是跨导模块24a的跨导因子。

根据本技术方案的一个特定方面，电流至电压变换器级12还包括电容补偿模块26，电容补偿模块26以交叉方式耦合第一电路支路12a和第二电路支路12b；即，电容补偿模块26将其上存在相应经放大的电压V_a、V_b的每个电路支路12a、12b的第二内部节点N2_a、N2_b与其上存在相应反馈电压Vg_b、Vg_a的另一电路支路12b、12a的第三内部节点N3_b、N3_a进行耦合，经放大的电压V_a、V_b取决于上述电路支路12a、12b的第一内部节点N1_a、N1_b上存在的内部电流I_a、I_b。

电容补偿模块26被配置成在所存储的数据的读取步骤之前的补偿步骤期间检测和存储电流至电压变换器级12中存在的偏移，并且特别是电压偏移ΔV，其被定义为第一电路支路12a和第二电路支路12b的经放大的电压V_a、V_b之间的不平衡(例如，由于电路部件的值的失配)：

ΔV＝V_a–V_b

(或者类似地，反馈电压Vg_a与Vg_b之间的不平衡，其中相应第三开关T3_a、T3_b通过第一控制信号S₁被驱动至闭合状态)。

电容补偿模块26还被配置成实现在存储器单元3中存储的数据的随后的读取步骤中这一电压偏移ΔV的补偿。

更详细地，在本第一实施例中，电容补偿模块26针对每个电路支路12a、12b包括：

第一补偿电容器27a、27b，第一补偿电容器27a、27b连接在每个电路支路12a、12b的第三内部节点N3_a、N3_b与其上存在输出电压 Vout_b、Vout_a(其取决于上述另一电路支路12b、12a的经放大的电压V_b、V_a)的另一电路支路12b、12a的输出端子out_b、out_a之间，输出电压Vout_b、Vout_a之间的差异定义电流至电压变换器级12的输出电压Vout：Vout＝Vout_b–Vout_a；以及

连接在第二内部节点N2_a、N2_b与电流至电压变换器级12的上述电路支路12a、12b的输出端子out_a、out_b之间的第二补偿电容器28a、28b。

电流至电压变换器级12还包括布置在电路支路12a、12b的输出端子out_a、out_b之间并且通过第三控制信号S₃来控制的耦合开关T_c。

现在描述电流至电压变换器级12的操作，特别是在存储器读取操作期间的操作，其包括三个不同且连续的操作步骤(或阶段)：

第一操作步骤：对位线BL预充电并且存储和消除偏移；

第二操作步骤：其为等待步骤；以及

第三操作步骤：实际读取所存储的数据，同时实现偏移补偿。

详细地，在第一操作步骤期间，将电路支路12a、12b二者中的第一开关T1_a、T1_b切换至闭合状态(通过第一控制信号S₁)，而将电路支路12a、12b二者中的第二开关T2_a、T2_b切换至断开状态(通过第二控制信号S₂)。

在这一操作条件下，位线BL的预充电(以及可能的参考单元的预充电)通过偏置晶体管14a、14b(参见图2以及以上讨论)来进行。偏置晶体管14a、14b的栅极端子的偏置模式可以是若干类型(例如具有恒定的或者动态的偏置)之一。

另外，将电路支路12a、12b二者的第三开关T3_a、T3_b切换至闭合状态(通过第一控制信号S₁)，并且将耦合开关T_c切换至闭合状态(通过第三控制信号S₃)。

在这一步骤中，通过存储补偿电荷，将等同于反馈电压Vg_a、Vgb之间的偏移(ΔV＝Vg_a–Vg_b)的第一和第二电路支路12a、12b的经放大的电压V_a、V_b之间的偏移(由于例如部件的失配)存储在电容补偿模块26的补偿电容器27a-27b、28a-28b中。

特别地，只要耦合开关T_c闭合，则输出电压Vout_a、Vout_b(其表示电流至电压变换器级12的差分输出)具有相同的值，其满足以下关系式：

Vout_a＝Vout_b≈(Vg_a+Vg_b)/2

换言之，在每个补偿电容器27a-27b、28a-28b上，基本上存储有等于ΔV/2的电压。

接着，在随后的等待步骤中，将电路支路12a、12b二者的第一开关T1_a、T1_b切换至断开状态(通过第一控制信号S₁)。另外将电路支路12a、12b二者的第三开关T3_a、T3_b切换至断开状态，而耦合开关T_c保持处于闭合状态。以此方式，偏移补偿电荷保持存储在补偿电容器27a-27b、28a-28b中。

紧随其后，将相同的电路支路12a、12b的第二开关T2_a、T2_b切换至闭合状态。以此方式，中断通过偏置晶体管14a、14b的预充电，并且去往偏置晶体管14a、14b的漏极端子的电压开始经由单元读取电流I_cell和参考读取电流I_ref放电。

另外，耦合开关T_c的闭合状态的性能使得能够阻挡再生回路的演进(由于放大器模块22a的输出与跨导模块24a的输入之间的正反馈)，从而防止由于第二开关的切换而引入的噪声(以及偏置晶体管14a、14b的上述漏极端子的放电)所引起的切换。这表示对存储器单元3中存储的数据的随后读取操作仅基于单元读取电流I_cell与参考读取电流I_ref之间的差异。

在对存储器单元3中存储的数据的随后实际读取步骤中，通过第三控制信号S₃将耦合开关T_c切换至断开状态(而其他开关T1_a-T1_b、T2_a-T2_b、T3_a-T3_b的开关状态与前一操作步骤、等待步骤相比保持不变)。

在这一操作步骤中，两个电路支路12a、12b定义相应再生放大回路，其在由偏移补偿模块26的相应补偿电容器27a-27b、28a-28b定义的电容路径上闭合。

这一再生放大回路排他性地通过单元读取电流I_cell与参考读取电 流I_ref之间的差异而从在前一等待步骤中达到的亚稳定状态变得不平衡。换言之，放大回路的初始增益由包括所选择的位线BL的电阻负载并且由参考单元或参考生成器(单元电阻器20和参考电阻器21)修改。

由于不平衡，输出电压Vout_a、Vout_b在相反方向上发展。特别地：

如果I_cell>I_ref，则Vout_a<Vout_b(Vout>0)；而

如果I_cell<I_ref，则Vout_a>Vout_b(Vout<0)。

图4a参考先前描述的操作步骤(表示为“步骤1”、“步骤2”和步骤“3”)示出了第一控制信号S₁、第二控制信号S₂和第三控制信号S₃的演进。

图4b取而代之示出了定义电流至电压变换器级12的差分输出Vout的输出电压Vout_a、Vout_b的演进。

特别地，在所图示的示例中，整个读取操作(包括预充电步骤、等待步骤和所存储的数据的实际读取步骤)所需要的访问时间大致为10μs(考虑到为100nA的数量级的单元读取电流I_cell与参考读取电流I_ref之间的差异)。

参考图5，现在描述电流至电压变换器级12的可能的电路实现。应当注意，图5示出了被选择用于使用单元读取电流I_cell(以及寄生线路电容17)进行读取操作以及可以通过整体用15表示的参考电流结构用各种方式生成的参考电流I_ref的存储器单元3。

用3'表示的单元(具有对应的寄生线路电容17')在此表示关于被选择用于读取的部分对称布置的存储器阵列的可能部分，其可以用于平衡感测放大器10的电容负载(在这种情况下，对应字线WL'没有被选中)，或者相同的单元3'可以用作用于生成用于比较的参考电流I_ref的参考(在这种情况下，可以不存在参考电流生成器)。

在本实施例中，放大器级22a(应当注意，仅参考第一电路支路12a，除非另外详述)包括：

PMOS类型的第一放大晶体管30a，其连接在第一内部节点N1_a与第二内部节点N2_a之间，并且控制端子连接至第一偏置节点Np₁(对 于两个电路支路12a、12b公用)，第一放大晶体管30a在第一偏置节点Np₁上接收适当值的第一内部偏置电压Vp₁；以及

NMOS类型的第二放大晶体管32a，其连接在第二内部节点N2_a与接地参考gnd之间，并且控制端子连接至第二偏置节点Np₂(对于电路支路12a、12b公用)，第二放大晶体管32a在第二偏置节点Np₂上接收适当值的第二内部偏置电压Vp₂。

跨导级24a进而包括PMOS类型的跨导晶体管34a，跨导晶体管34a连接在第一内部节点N1_a与接收电源电压V_dd的电源输入之间，并且控制端子连接至第三内部节点N3_a。

本领域技术人员清楚，图5所示的电路实施例实现先前详细描述的操作，并且特别地实现位线BL的预充电以及偏移的存储和消除这些操作步骤、等待步骤、以及所存储的数据的实际读取步骤，同时实现偏移补偿。

参考图6，现在描述本技术方案的另一方面，其包括在所存储的数据的实际读取步骤(先前详细描述的第三读取操作步骤)期间将上述第一和第二偏置节点Np1、Np2置于浮置状态。

以此方式，有利地，将非易失性存储器设备1中的每个感测放大器电路10保持与其他电路隔离以及与相关开关噪声隔离，从而进一步改善其电特性。

详细地，电流至电压变换器级12在这种情况下包括：

第一去耦合开关36，其通过第二控制信号S₂来控制并且连接在第一偏置节点Np₁与第一偏置输入INp₁之间，其中第一去耦合开关36例如从非易失性存储器设备1的管理单元的偏置源(本文中未说明)接收适当值的第一偏置电压Vp₁'。

第二去耦合开关37，也通过上述第二控制信号S₂来控制并且连接在第二偏置节点Np₂与第二偏置输入Inp₂之间，其中第二去耦合开关37例如从非易失性存储器设备1的管理单元的相应偏置源(本文中未说明)接收适当值的第二偏置电压Vp₂'。

值例如为10fF的第一保持电容器38，连接在第一偏置节点Np₁ 与接收电源电压V_dd的电源输入之间；以及

值例如也为10fF的第二保持电容器39，连接在第二偏置节点Np₂与接地参考gnd之间。

在使用时，第一偏置节点Np₁和第二偏置节点Np₂在读取操作期间在相应偏置电压Vp₁'、Vp₂'处通过相应偏置源被偏置，直到存储器单元3中存储的数据的第三读取步骤开始。

在上述第三步骤的开始，第二控制信号S2引起第一耦合开关36和第二去耦合开关37的断开，使得第一偏置节点Np₁和第二偏置节点Np₂被浮置。

在这一第三步骤，通过第一保持电容器38和第二保持电容器39维持第一内部偏置电压Vp₁和第二内部偏置电压Vp₂的值(直到该时刻由偏置电压Vp₁'、Vp₂'直接确定)，其先前已经变为相同的偏置电压Vp₁'、Vp₂'的值。

参考图7和图8，现在描述感测放大器电路10的电流至电压变换器级12的第二实施例。

这一第二实施例不同于先前针对电容补偿模块26的不同配置详细描述的第一实施例，其也被配置成在实际读取步骤之前的补偿步骤期间检测和存储电流至电压变换器级12中存在的偏移，并且实现存储器单元3中存储的数据的随后读取步骤中对这一电压偏移ΔV的补偿。

详细地，在这一第二实施例中，电容补偿模块26针对每个电路支路12a、12b仅包括：

连接在相应电路支路12a、12b的第三内部节点N3_a、N3_b与对应输出电压Vout_b、Vout_a存在于其上的电流至电压变换器级12的另一电路支路12b、12a的输出端子out_b、out_a之间的第一补偿电容器27a、27b。

取代第二补偿电容器28a、28b，电容补偿模块26在这种情况下针对每个电路支路12a、12b包括：

布置在相同的电路支路12a、12b的第二内部节点N2_a、N2_b与另 一电路支路12b、12a的输出端子out_b、out_a之间并且通过上述第二控制信号S₂来控制的第四开关T4_a、T4_b。

电容补偿模块26的一般操作(以及电流至电压变换器级12的一般操作)基本上不会不同于先前所说明的(其中第四开关T4_a、T4_b的适当开关存在差异)。

然而，本申请人已经发现，至少对于某些操作条件，这一第二实施例与第一实施例相比能够确保偏移补偿的更低性能。

所提出的技术方案的优点根据以上描述将很清楚。

在任何情况下，再次强调，由于例如差分读取架构中的电路部件之间的失配而导致的感测放大器电路10中存在的偏移在位线BL的预充电期间被有效地补偿。

根据DC比较方案，输出out的切换因此仅由于单元读取电流I_cell与参考读取电流I_ref之间的不平衡所致，这引起回路增益的变化。

由于用于确定读取操作的各个步骤的开关的切换而导致的噪声的影响在等待步骤中借助于再生回路的“冻结(freezing)”而有利地被消除。

所提出的技术方案因此使得能够极为快速地读取，这也是由于输出的切换从亚稳定状态(典型的读取时间在几十纳秒的数量级，包括预充电步骤以及输出的切换步骤)开始这一事实。

另外，读取误差具有非常低的离差，然而读取速度很高；本申请人已经发现与传统技术方案的500nA数量级的离差相比的大致70nA的离差σ(ΔI)，同时访问时间相当。

另外，减小了所提出的技术方案的电流消耗；本发明人还发现与传统的技术方案的0.8μA/MHz的数量级的消耗相比的大致0.22μA/MHz的消耗。

最后，很清楚，可以对本文中已经描述和说明的内容做出修改和变化，而没有偏离如所附权利要求中定义的本实用新型的范围。

特别地，注意，所描述的技术方案可以应用于不同类型的非易失性存储器设备(例如嵌入式或者独立式闪存设备)或者PCM类型的 设备，其中读取所存储的数据需要电流的比较。