CMOS非易失存储器单元电路的制作方法

本实用新型涉及集成电路
技术领域：
，特别是一种CMOS非易失存储器单元电路，可基于单层多晶硅CMOS工艺实现，尤其适合在超低功耗低成本嵌入式非易失存储器芯片中使用。
背景技术：
：基于单层多晶硅CMOS工艺实现的非易失性存储器可以在断电后实现数据的可靠存储，相比于EEPROM和FLASH存储器，其优点是工艺流程简单、制作周期短、制作成本低，在一些断电后需要小容量存储的应用领域具有良好的应用前景，例如可用于模拟/射频电路的校准以及电路关键参数的存储。使用单层多晶硅CMOS工艺实现的非易失存储器可避免使用小容量EEPROM或FLASH存储器而导致产品工艺成本增加和开发周期的延长。另一方面，在一些特殊应用领域，如无源超高频RFID标签芯片中需要使用超低功耗和低成本的非易失数据存储器，而基于单层多晶硅CMOS工艺的非易失存储器使用双向FN电子隧穿来实现数据的写入和擦除，具有超低功耗的特性，正好能够满足应用需求。目前基于单层多晶硅CMOS工艺实现的非易失存储器主要采用面积较大的全差分存储单元结构，如图1所示。另一方面，这种存储器通常采用单电压进行电子擦除和电子注入，在电子擦除操作时需要更长的时间，导致数据写入或擦除时间的增加。此外，存储器通常使用相同的晶体管实现电子隧穿和数据读取，随着工作时间的延长，电子隧穿可导致晶体管阈值电压的变化，从而对后期数据读取的可靠性造成影响。因此可考虑对储存单元电路结构和工作方式进行改进，从而减小芯片面积并提高数据写入或擦除的速度。技术实现要素：本实用新型的目的是针对现有技术的不足，提出一种CMOS非易失存储器单元电路，用于实现具有更小面积和更快编程速度的非易失存储器，尤其适合于在超低功耗低成本芯片中使用。本实用新型的目的是通过以下技术方案解决的，一种CMOS非易失存储器单元电路，电路由五个PMOS晶体管PM111～PM515和一个电容C110组成四个信号输入端口和两个信号输出端口；四个信号输入端口为CTR、T、W、EN，两个信号输出端口为OUT1和OUT2；两个PMOS晶体管PM111和PM212的栅极和电容C110的一个端口连接在一起，形成一个浮空的电荷存储节点F16；电容C110的另一端口与信号输入端口CTR相连，晶体管PM111的源端、漏端和衬底连接在一起并与信号输入端口T相连，晶体管PM212的源端和衬底与信号输入端口W相连，晶体管PM212的漏端与晶体管PM414的源端相连；晶体管PM313的栅极接地，在数据读出时作为参考晶体管使用，晶体管PM414和PM515的栅极与信号输入端口EN相连，作为开关用于控制存储单元数据的输出；晶体管PM313的源端和衬底与信号输入端口W相连，漏端与晶体管PM515的源端相连，其中晶体管PM212～PM515的衬底均连接在一起，并与信号输入端口W相连，晶体管PM414和PM515的漏端分别与信号输出端口OUT1和OUT2相连。电荷存储节点F16由多晶硅栅组成，且该多晶硅栅被二氧化硅绝缘层所包围，在写操作时，通过隧穿晶体管PM111在外部电场的作用下向电荷存储节点F16进行电子写入或电子擦除。该存储单元电路存储一位数据信息，当电荷存储节点F16上注入电子时，对应存储单元的一种数据存储状态，晶体管PM212在存储单元进行读操作时可向信号输出端口OUT1输出较大的电流；当电荷存储节点F16擦除电子时，对应存储单元的另一种数据存储状态，晶体管PM212在存储单元进行读操作时可向信号输出端口OUT1输出较小的电流。电容C111的电容值不小于晶体管PM111和PM212在电荷存储节点F16形成的电容值的十倍，使得电荷存储节点的电压能够被信号输入端口CTR的电压所控制；晶体管PM212用于存储单元数据的读出，在数据读出时，晶体管PM313作为参考晶体管使用，向信号输出端口OUT2所输出的电流在两种数据存储状态下相同，因此可通过灵敏放大电路将存储单元电路的两种数据存储状态区分出来，从而实现数据读出。进行电子擦除时隧穿晶体管PM111的栅氧化层上所加的电场比进行电子注入时隧穿晶体管PM111栅氧化层上所加的电场强。从上述技术方案中可以看出，本实用新型具有以下有益效果：1)本实用新型在单层多晶硅CMOS工艺中实现，因此相比于EEPROM和FLASH存储单元具有更简单的工艺加工流程，从而可缩短制作周期，降低芯片成本。2)本实用新型所提出的非易失存储单元电路使用不同的晶体管来实现电子隧穿和数据的读取，因此可避免电子隧穿对读出晶体管阈值电压的影响，从而提高数据读出的可靠性。3)本实用新型所提出的非易失存储单元电路在电子擦除和注入时使用不同的电压，即在对电荷存储节点进行电子擦除操作时，加在隧穿晶体管栅氧化层上的电压更高，从而提高电子擦除的速度，避免因为擦除速度较慢影响存储单元的数据写入速度。4)本实用新型所提出的非易失存储单元电路仅使用单个电荷存储节点，并使用参考晶体管来提高数据读出的可靠性，因此可大幅减小存储单元的面积。附图说明图1为基于单层多晶硅CMOS工艺和传统全差分电路结构的非易失存储单元电路；图2为本实用新型所提出的基于单层多晶硅CMOS工艺的非易失存储器单元电路；图中，10为电容C1，11为晶体管PM1，12为晶体管PM2，13为晶体管PM3，14为晶体管PM4，15为晶体管PM5，16为电荷存储节点F，信号输入端口CTR、T、W、EN，信号输出端口OUT1、OUT2。具体实施方式为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。图2是本实用新型提出的非易失存储单元电路的电路图，该电路采用0.18μm单层多晶硅CMOS工艺实现，图中的PMOS管采用3.3V输入输出晶体管实现，其栅氧的厚度约为7nm。该电路具有四个信号输入端口：分别为CTR、T、W、EN以及两个信号输出端口：分别为OUT1和OUT2。该电路由五个PMOS晶体管PM111～PM515和一个电容C110组成；两个PMOS晶体管PM111和PM212的栅极和电容C110的一个端口连接在一起，形成一个浮空的电荷存储节点F16；电容C110的另一端口与信号输入端口CTR相连，晶体管PM111的源端、漏端和衬底连接在一起并与信号输入端口T相连，晶体管PM212的源端和衬底与信号输入端口W相连，晶体管PM212的漏端与晶体管PM414的源端相连；晶体管PM313的栅极接地，在数据读出时作为参考晶体管使用，晶体管PM414和PM515的栅极与信号输入端口EN相连，作为开关用于控制存储单元数据的输出；晶体管PM313的源端和衬底与信号输入端口W相连，漏端与晶体管PM515的源端相连，其中晶体管PM212～PM515的衬底均连接在一起，并与信号输入端口W相连，晶体管PM414的漏端与信号输出端口OUT1相连，晶体管PM515的漏端与信号输出端口OUT2相连。电荷存储节点F16由多晶硅栅组成，且该多晶硅栅被二氧化硅绝缘层所包围，在写操作时，通过隧穿晶体管PM111在外部电场的作用下向电荷存储节点F16进行电子入或擦除。该存储单元电路可存储一位数据信息，当电荷存储节点F16上注入电子时，对应存储单元的一种数据存储状态，晶体管PM212在存储单元进行读操作时可向输出端口OUT1输出较大的电流；当电荷存储节点F16擦除电子时，对应存储单元的另一种数据存储状态，晶体管PM212在存储单元进行读操作时可向输出端口OUT1输出较小的电流。在本实施例中，电容C110的电容值为晶体管PM111和PM212在电荷存储节点F16形成电容的电容值的十倍，使得电荷存储节点的电压能够被信号输入端口CTR的电压所控制。晶体管PM212用于存储单元数据的读出，在数据读出时，晶体管PM313作为参考晶体管使用，向输出端口OUT2所输出的电流在两种数据存储状态下相同，因此可通过灵敏放大电路将存储单元电路的两种数据存储状态区分出来，从而实现数据读出。进行电子擦除时隧穿晶体管PM111的栅氧化层上所加的电场比进行电子注入时隧穿晶体管PM111栅氧化层上所加的电场强，对应7nm的栅氧厚度，电子擦除时在隧穿晶体管上所加电压比电子注入时在隧穿晶体管上所加电压高0.5V。该存储单元对应三种工作状态，一种是电子注入工作状态，一种是电子擦除工作状态，一种是读工作状态。三种工作状态下存储单元各端口所加电压如表1所示。在本实施例中，VH1＝8V，VH2＝8.5V，VDD＝1.8V。表1三种工作状态下存储单元各端口的输入电压CTR(V)T(V)W(V)EN(V)电子注入VH100VDD电子擦除0VH20VDD读00VDD0在本实施例中，使用了0.18μm1P6MCMOS工艺的模型和隧穿电流模型对该实施例中的存储器单元电路进行了仿真，仿真结果表明，该存储单元电路可实现电子注入和擦除，并可配合灵敏放大电路读出所存储的数据。此外，还使用0.18μm1P6MCMOS实现了传统的全差分存储器单元电路如图1和实施例中存储器单元电路的版图，其中全差分存储器单元的面积为215μm2，而本实施例中存储器单元的面积为156μm2，由此可见使用本实用新型的技术，存储单元的面积减小了27％。以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。当前第1页1 2 3