本发明涉及微电子领域，特别是涉及一种存储单元负载电压的测试方法及测试电路。
背景技术：
相变存储器技术是基于ovshinsky在20世纪60年代末(phys.rev.lett.,21,14501453,1968)70年代初(appl.phys.lett.,18,254257,1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材的研究热点也就围绕其器件工艺展开：器件的物理机制研究，包括如何减小器件料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。
相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。
相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号：擦操作(reset)，当加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即“1”态到“0”态的转换；写操作(set)，当施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“0”态到“1”态的转换；读操作，当加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。
为了准确测试相变存储器操作参数及其性能，相变存储器单元的电压降及电流是重要的测试参数，如图1所示，现有技术中，测试相变存储器1中相变存储单元在操作时的电流和电压一般采用示波器2测试电压的方法，但是这种测试方法会将所述示波器2中的电容引入到相变存储单元的位线上，对相变存储单元的操作造成影响，甚至导致操作失败，并且这种方法无法对芯片内部相变存储单元的电压降进行测量。其他类型的存储器也存在同样的问题。
因此，有必要建立一种精确和方便的测试方法来测试存储单元操作时的电压参数。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储单元负载电压的测试方法及测试电路，用于解决现有技术中测试相变存储单元操作时的电压参数所存在的准确性差、稳定度低等问题。
为实现上述目的及其他相关目的，本发明提供一种存储单元负载电压的测试方法，所述存储单元负载电压的测试方法至少包括：
对存储器阵列中的存储单元进行读写操作，将正在执行读写操作的存储单元所在位线电压经过缓冲隔离后测试读取，通过缓冲隔离减小测试端引入的电容对所述存储单元的位线电压的影响，进而提高测试结果的准确性。
优选地，缓冲隔离后的信号的幅值与所述存储单元的位线电压的幅值的比值为1。
更优选地，通过电压跟随的方式实现缓冲隔离。
为实现上述目的及其他相关目的，本发明提供一种存储单元负载电压的测试电路，所述存储单元负载电压的测试电路至少包括：
存储器阵列，用于进行信息的存储；
缓冲隔离单元，并联于所述存储器阵列的位线上，从所述缓冲隔离单元的输出端获取所述存储器阵列中存储单元操作时的位线电压，并将要读取的位线电压与测试端隔离，减小测试端对要读取的位线电压的影响，进而提高测试结果的准确性。
优选地，所述存储器阵列包括n行m列以阵列形式排布的相变存储单元，其中，n、m分别为大于零的自然数。
优选地，所述存储器阵列包括n行m列以阵列形式排布的阻变存储单元，其中，n、m分别为大于零的自然数。
优选地，所述缓冲隔离单元的输入阻抗不小于1千欧、输出阻抗不大于10欧。
更优选地，所述缓冲隔离单元为电压跟随器，所述电压跟随器的正相输入端与所述存储器阵列的位线连接，所述电压跟随器的反相输入端与所述电压跟随器的输出端连接。
优选地，所述电压跟随器采用运算放大器实现。
更优选地，所述运算放大器采用晶体管或集成芯片实现。
如上所述，本发明的存储单元负载电压的测试方法及测试电路，具有以下有益效果：
本发明的存储单元负载电压的测试方法及测试电路在存储单元的位线电压与测试端之间增加电压跟随器，电压跟随器作为整个电路的高阻抗输入级，可以减轻对信号源的影响，同时可以测试出进行读写操作时的存储单元的位线电压。
附图说明
图1显示为现有技术中的存储单元负载电压测试方法的原理示意图。
图2显示为本发明的存储单元负载电压的测试电路的结构示意图。
元件标号说明
1相变存储器
2示波器
3存储器阵列
4缓冲隔离单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，本发明提供一种存储单元负载电压的测试电路，所述存储单元负载电压的测试电路至少包括：
存储器阵列3及缓冲隔离单元4。
如图2所示，所述存储器阵列3用于进行信息的存储。
具体地，所述存储器阵列3包括n行m列以阵列形式排布的相变存储单元，其中，n、m分别为大于零的自然数，在实际应用中，所述存储器阵列3中至少包括一个相变存储器单元。如图2所示，行控制信号为字线信号wl，列传输信号为位线信号bl，同一时间仅有一条字线和一条位线导通，所述相变存储器单元包括相变电阻和选通管，其中，所述相变电阻的一端连接位线bl、另一端连接所述选通管的漏端，所述选通管的栅端接字线wl、源端接地。在实际应用中，所述存储器阵列3可以是阻变存储器阵列，不以本实施例为限。
如图2所示，所述缓冲隔离单元4并联于所述存储器阵列3的位线上，从所述缓冲隔离单元1的输出端获取所述存储器阵列3中存储单元操作时的位线电压，并将要读取的位线电压与测试端隔离，减小测试端对要读取的位线电压的影响，进而提高测试结果的准确性。
具体地，在本实施例中，各位线上均连接一所述缓冲隔离单元4，图2中仅显示位线bl0上连接了所述缓冲隔离单元4，其他位线上连接的缓冲隔离单元4未显示。所述缓冲隔离单元4对前级电路呈高阻状态，对后级电路呈低阻状态，因而对前后级电路起到“隔离”作用，在本实施例中，所述缓冲隔离单元4的输入阻抗不小于1千欧、输出阻抗不大于10欧，可根据实际参数需要做具体设定，不以本实施例为限。
更具体地，在本实施例中，所述缓冲隔离单元4为电压跟随器，所述电压跟随器的正相输入端与所述存储器阵列3的位线连接，所述电压跟随器的反相输入端与所述电压跟随器的输出端连接，构成反馈回路。所述电压跟随器可采用反馈系数为1的同相输入放大器实现，所述放大器采用晶体管焊接形成，也可采用集成芯片。在本实施例中，采用集成运算放大器形成电压跟随器以实现电压跟随的功能。由于运算放大器本身的高增益特性，用集成运放构成的电压跟随器具有极高的输入阻抗，几乎不从信号源汲取电流，同时具有极低的输出阻抗，向负载输出电流时几乎不在内部引起电压降，ui＝uo，其中，ui为所述存储器阵列3中被选中存储单元的电压，uo为测试端读取到的电压。将示波器3加载到所述缓冲隔离单元4的输出端就可以得到相变存储单元操作时的电压，而且不影响操作。
如图2所示，本发明还提供一种存储单元负载电压的测试方法，在本实施例中，所述存储单元负载电压的测试方法基于所述存储单元负载电压的测试电路实现，至少包括：
对所述存储器阵列3中的存储单元进行读写操作，将正在执行读写操作的存储单元所在位线电压经过缓冲隔离后测试读取，通过缓冲隔离减小测试端引入的电容对所述存储单元的位线电压的影响，进而提高测试结果的准确性。
具体地，缓冲隔离后的信号的幅值与所述存储单元的位线电压的幅值的比值为1，即ui＝uo，其中，ui为所述存储器阵列3中被选中存储单元的电压，uo为测试端读取到的电压。在本实施例中，采用电压跟随的方式实现缓冲隔离，电压跟随器可以大幅度减小输入电容的大小，为高品质的输入波形提供保证；同时，电压跟随器输出电压近似输入电压幅度，并对前级电路呈高阻状态，对后级电路呈低阻状态，因而起到“隔离”作用。
本发明的存储单元负载电压的测试方法及测试电路在存储单元的位线电压与测试端之间增加电压跟随器，电压跟随器作为整个电路的高阻抗输入级，可以减轻对信号源的影响，同时可以测试出进行读写操作时的存储单元的位线电压，并得到芯片内部存储单元的电压降。
综上所述，本发明提供一种存储单元负载电压的测试方法及测试电路，包括用于进行信息存储的存储器阵列；并联于所述存储器阵列的位线上的缓冲隔离单元，从所述缓冲隔离单元的输出端获取所述存储器阵列中存储单元操作时的位线电压，并将要读取的位线电压与测试端隔离，减小测试端引入的电容对要读取的位线电压的影响，进而提高测试结果的准确性。本发明的存储单元负载电压的测试方法及测试电路采用电压跟随器与位线并联的电路结构来测试存储单元操作时的电压，电压跟随器输出电压近似输入电压幅度，并对前级电路呈高阻状态，对后级电路呈低阻状态，因而起到“隔离”作用；通过位线输入操作被选中的相变存储器单元时，电压跟随器可以测试出通过存储单元的电压，提高测试进度并测试得到存储单元的电压降。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。