一种具有静电放电保护电路的MP3随身听的制作方法

本实用新型涉及一种电子装置，且特别是一种具有静电放电保护电路的MP3随身听。

背景技术：

一般而言，各种电子装置中均会设置有静电放电(Electrostatic Discharge，ESD)防护的机制，如MP3随身听，藉以避免当人体带有过多的静电而去触碰电子装置时，电子装置因为静电所产生的瞬间大电流而导致毁损，或是避免电子装置受到环境或运送工具所带的静电影响而产生无法正常运作的情形。

在静电放电器件中，一般可设置硅控整流器(Silicon Controlled Rectifier，SCR)来作为静电放电保护的器件，并利用其骤回崩溃后具有较低的维持电压(Holding Voltage)，保护MCU芯片免于静电放电的损害，又因硅控整流器具有较佳的静电放电能力，且在MCU芯片中所占的面积较小，因此其已广泛地应用于一般静电放电器件中。

然而，在维持电压过低而小于MCU芯片的正常操作电压的情形下，若是器件在正常操作情形下受外部噪声干扰的话，则将造成闩锁(Latch Up)效应，进而致使MCU芯片误动作或损毁。

技术实现要素：

本实用新型所要解决的技术问题是：提供一种具有静电放电保护电路的MP3随身听，藉此进行静电放电防护且避免在正常操作情形下由于受外部噪声干扰而造成闩锁效应，进而致使MCU芯片误动作或损毁。

为解决上述技术问题，本实用新型的技术方案是：一种具有静电放电保护电路的MP3随身听，所述MP3随身听包括MCU，硬盘，存储器，LCD显示屏，耳机，麦克风，USB接口，按键，电池，所述MP3随身听还包括一静电放电保护电路，所述的静电放电保护电路包含：

一硅控整流器等效电路，包含一第一等效晶体管以及一第二等效晶体管；

一开关，电性耦接于所述的硅控整流器等效电路和一焊垫之间，其中当所述的开关导通时，正静电放电电荷所对应的静电放电电流自所述的焊垫经由所述的开关、所述的第一等效晶体管和所述的第二等效晶体管进行放电；以及

一控制电路，用以依据流经所述的开关、所述的第一等效晶体管和所述的第二等效晶体管的静电放电电流产生一控制电压以控制所述的开关关闭，其中当所述的开关关闭时，正静电放电电荷所对应的静电放电电流自所述的焊垫经由所述的第二等效晶体管进行放电；

当流经所述的第二等效晶体管的静电放电电流改变而使得所述的控制电压据以改变至一定电压时，所述的开关自关闭状态回复至导通状态；

所述的控制电路包含一等效电阻器，静电放电电流流经所述的等效电阻器使得所述的等效电阻器的一端产生所述的控制电压；

所述的开关包含一晶体管，所述的晶体管的一控制端电性耦接所述的等效电阻器的一第一端，所述的晶体管的一第一端电性耦接所述的焊垫，所述的晶体管的一第二端电性耦接所述的硅控整流器等效电路的一阳极；

所述的第一等效晶体管为一等效PNP型晶体管，所述的第二等效晶体管为一等效NPN型晶体管，所述的等效PNP型晶体管的一基极电性耦接所述的焊垫，所述的等效PNP型晶体管的一射极电性耦接所述晶体管的所述第二端，所述的等效NPN型晶体管的一基极和一射极电性耦接所述的等效电阻器的所述第一端。

所述的开关包含一金属氧化物半导体场效应晶体管、一双载子接面晶体管以及一可变电阻器中至少一者。

与现有技术相比，本实用新型具有如下优点：藉以避免当人体带有过多的静电而去触碰诸如MP3随声听电子装置时，电子装置因为静电所产生的瞬间大电流而导致毁损，或是避免电子装置受到环境或运送工具所带的静电影响而产生无法正常运作的情形。同时避免在正常操作情形下由于受外部噪声干扰而造成闩锁效应，进而致使MCU芯片误动作或损毁。

【附图说明】

图1是本实用新型的连接框图；

图2是依照本实用新型实施例绘示的静电放电保护电路示意图；

【具体实施方式】

下面结合实施例及附图对本实用新型作进一步详细的描述，但本实用新型的实施方式不限于此。

图1是本实用新型的连接框图，如图1示的MP3随身听包括MCU，硬盘，存储器，LCD显示屏，耳机，麦克风，USB接口，按键，电池，还包括一静电放电保护电路。

图2是依照本实用新型实施例绘示的静电放电保护电路示意图。如图2所示，静电放电保护电路100包含硅控整流器等效电路110、开关120以及控制电路130，其中硅控整流器为一种具有P/N/P/N半导体介面的电子器件。硅控整流器等效电路110包含第一等效晶体管112以及第二等效晶体管114。开关120电性耦接于硅控整流器等效电路110和焊垫(pad)105之间。控制电路130则电性耦接硅控整流器等效电路110和开关120，并依据自焊垫105流经硅控整流器等效电路110或其中部分等效电路的静电放电(ESD)电流来控制开关120导通或关闭。

操作上，在开关120导通的情形下，当静电放电情形发生(例如正静电放电电荷累积时)而产生瞬间静电放电电流时，静电放电电流(例如正静电放电电荷所对应的静电放电电流)自焊垫105经由开关120、第一等效晶体管112和第二等效晶体管114，流经控制电路130往低位准电压VSS或接地电压GND，藉此进行放电；亦即，静电放电电流是自焊垫105经由硅控整流器等效电路110进行放电。此时，控制电路130依据流经开关120、第一等效晶体管112和第二等效晶体管114的静电放电电流产生一控制电压VA，藉以控制开关120关闭。

接着，在开关120关闭的情形下，若后续仍有静电放电情形发生而产生瞬间静电放电电流(例如正静电放电电荷所对应的静电放电电流)时，则静电放电电流自焊垫105经由第二等效晶体管114，流经控制电路130往低位准电压VSS或接地电压GND而进行放电。具体而言，静电放电电流不流经开关120和第一等效晶体管112，而是自焊垫105直接经由第二等效晶体管114进行放电，此时静电放电电流便不经由整体硅控整流器等效电路110进行放电，而是仅透过硅控整流器等效电路110中的第二等效晶体管114进行放电。

其次，当经由第二等效晶体管114流向控制电路130的静电放电电流改变，而使得控制电压VA据以改变至一定电压时，开关120则再依据控制电压VA从关闭状态切回至导通状态。举例来说，如图2所示，开关120可包含P型金属氧化物半导体场效应晶体管(MOSFET)MS，当静电放电电流改变，使得控制电压VA降至低于P型金属氧化物半导体场效应晶体管MS的临界电压时，则P型金属氧化物半导体场效应晶体管MS相对应地自关闭状态回复至导通状态。

由于在静电放电防护器件100提供硅控整流器等效电路110释放静电放电电流的过程中，控制电路130会依据静电放电电流来控制开关120关闭，使得提供硅控整流器等效电路110持续进行静电放电的操作，经过一定时间之后转为由其中的单一等效晶体管来进行放电(亦即，关闭原先硅控整流器放电的模式)，因此可使硅控整流器等效电路110骤回崩溃后所具有的维持电压(Holding Voltage)不至于降至过低的准位，相对地提高维持电压的准位。如此一来，在静电放电防护器件100释放静电放电电流之后，维持电压便不会过低而小于积体电路的正常操作电压，可进一步避免器件在正常操作情形下受外部噪声干扰时可能造成的闩锁(Latch Up)效应。

在本实施例中，第一等效晶体管112可为等效PNP型双载子接面晶体管(BJT)M1，第二等效晶体管114可为等效NPN型双载子接面晶体管(BJT)M2。等效PNP型双载子接面晶体管M1的基极(例如：n型重掺杂半导体层142可作为晶体管M1的基极)电性耦接焊垫105和开关120的第一端，等效PNP型双载子接面晶体管M1的射极(例如：p型重掺杂半导体层144可作为晶体管M1之射极)电性耦接开关的第二端。

其次，等效NPN型晶体管M2的射极(例如：n型重掺杂半导体层146可作为晶体管M2的射极)以及基极(例如：p型重掺杂半导体层148可作为晶体管M2的基极)电性耦接控制电路130的第一端。再者，控制电路130的第一端电性耦接开关120的控制端，而控制电路130的第二端电性耦接低位准电压VSS或接地电压GND。

操作上，控制电路130的第一端可依据流经开关120、等效PNP型双载子接面晶体管M1和等效NPN型双载子接面晶体管M2的静电放电电流而产生控制电压VA，且开关120依据控制电压VA进行关闭。接着，当经由等效NPN型双载子接面晶体管M2流向控制电路130的静电放电电流改变，而使得控制电压VA据以改变至一定电压时，开关120依据控制电压VA自关闭状态回复至导通状态。

当焊垫105累积负静电放电电荷(negative ESD charge)时，负静电放电电荷可通过n型重掺杂半导体层142、n型重掺杂半导体层142所在的NW，以及p型重掺杂半导体层148进行放电。

实作上，硅控整流器等效电路110可以是低电压触发式硅控整流器(LVTSCR)、改良型横向硅控整流器(MLSCR)、寄生硅控整流器(embedded SCR)。开关120可包含金属氧化物半导体场效应晶体管(MOSFET)、双载子接面晶体管(BJT)以及可变电阻器中至少一者；换言之，开关120可由金属氧化物半导体场效应晶体管(可为P型或N型)、双载子接面晶体管(可为P型或N型)、可变电阻器或其他可实现开关功能的器件来实现。