本申请要求于2016年1月29日提交的题为“memorycellscreenforbtieffect(用于bti效应的存储器单元筛选)”的美国专利申请no.15/010,385的权益，其通过援引整体明确纳入于此。
背景
领域
本公开一般涉及存储器，且更具体地涉及操作用于bti效应的存储器单元筛选的存储器。
背景技术：
现代电子设备(诸如蜂窝电话、智能手表，等等)严重依赖从场效应晶体管(fet)构建的电子电路。此类fet可包括p沟道晶体管(例如，p型金属氧化物半导体(或即pmos)晶体管)和n沟道晶体管(例如，n型金属氧化物半导体(或即nmos)晶体管)。
从这些p沟道晶体管和n沟道晶体管构建的电子电路易于经受负偏压温度不稳定性(nbti或更一般而言bti)效应的影响。bti使得p沟道晶体管和n沟道晶体管的阈值电压(vth)随时间偏移。例如，经受bti效应的p沟道晶体管的vth可随时间上升至50mv。随着p沟道晶体管的vth偏移并上升，从这些器件构建的存储器可体验到随机故障。
相应地，存在对存储器筛除尤其易于受bti效应的影响的较弱存储器单元的压迫模式的需求。
概述
公开了存储器的诸方面。该存储器包括多个存储器单元和配置成输出字线的字线驱动器。诸存储器单元耦合至该字线。控制电路被配置成将工作电压提供给诸存储器单元和字线驱动器。电压调整电路被配置成在控制电路将工作电压提供给诸存储器单元和字线驱动器期间调整提供给诸存储器单元的工作电压。
公开了一种操作存储器的方法的诸方面。该方法包括将工作电压提供给至少一个存储器单元和耦合至该至少一个存储器单元的字线，以及在将工作电压提供给该至少一个存储器单元和字线期间调整提供给该至少一个存储器单元的工作电压。
公开了存储器的进一步方面。该存储器包括多个存储器单元和配置成输出字线的字线驱动器。诸存储器单元耦合至该字线。该存储器进一步包括第一功率轨和第二功率轨。电压电源电路被配置成经由第一功率轨将工作电压提供给存储器单元并经由第二功率轨将工作电压提供给字线驱动器。电压调整电路耦合至第一功率轨以根据目标阈值电压偏移来调整提供给存储器单元的工作电压。
应理解，根据以下详细描述，装置和方法的其他方面对于本领域技术人员而言将变得容易明白，其中以解说方式示出和描述了装置和方法的各个方面。如将认识到的，这些方面可以按其他和不同的形式来实现并且其若干细节能够在各个其他方面进行修改。相应地，附图和详细描述应被认为在本质上是解说性的而非限制性的。
附图简述
现在将参照附图藉由示例而非限定地在详细描述中给出装备和方法的各个方面，其中：
图1是存储器的示例性实施例的框图。
图2是存储器所支持的外围电路的示例性实施例的框图。
图3是sram的存储器单元的示例性实施例的示意图。
图4是sram的示例性实施例的功能框图。
图5是图4的sram和操作bti压迫模式的电压调整电路的示例性实施例的框图。
图6是读存取定时的时序图和经调整和未经调整工作电压的相对电压电平的时序图。
图7是电压调整电路的示例性实施例的电路图。
图8是电压调整电路的示例性实施例的操作的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为本发明的各种示例性实施例的描述，而无意表示能在其中实践本发明的仅有实施例。本详细描述包括具体细节以提供对本发明的透彻理解。然而，对于本领域技术人员而言明显的是，本发明无需这些具体细节也可实践。在一些实例中，以框图形式示出众所周知的结构和组件以便避免湮没本发明的概念。首字母缩写和其它描述性术语可能仅为方便和清楚而使用，且无意限定本发明的范围。
本公开通篇呈现的各种存储器和用于向存储器进行写入的方法可被合并在各种装置内。作为示例，本文公开的存储器的各方面可被实现为独立存储器或实现在独立存储器中。此类方面还可被包括在任何集成电路(ic)或系统中、或者集成电路或系统的任何部分中(例如，驻留在集成电路中的模块、组件、电路等或集成电路的一部分)、或者其中集成电路或系统与其他集成电路或系统相组合的任何中间产品(例如，视频卡、母板，等等)、或者任何最终产品(例如，移动电话、个人数字助理(pda)、台式计算机、膝上型计算机、掌型计算机、平板计算机、工作站、游戏控制台、媒体播放器、基于计算机的仿真器、用于膝上型设备的无线通信附件，等等)。本文公开的方法的各方面应当被类似地实现在独立存储器中或包括在任何集成电路或系统中、或者集成电路或系统的任何部分中、或者任何中间产品或最终产品中，或者由此类独立存储器、集成电路或系统(或其部分)、中间产品、或最终产品执行的任何步骤、过程、算法等，或者其任何组合。
措辞“示例性”在本文中用于表示用作示例、实例或解说。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语装置(装备)或方法的“实施例”不要求本发明的所有实施例包括所描述的组件、结构、特征、功能性、过程、优点、益处、或操作模式。
术语“连接”、“耦合”或其任何变体意指在两个或更多个元件之间的直接或间接的任何连接或耦合，且可涵盖被“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。元件之间的耦合或连接可为物理的、逻辑的或其组合。如本文中使用的，作为若干非限定和非穷尽性示例，两个元件可被认为通过使用一条或多条导线、电缆、和/或印刷电气连接，以及通过使用电磁能量(诸如具有射频区域、微波区域以及光学(可见和不可见两者)区域中的波长的电磁能量)来“连接”或“耦合”在一起。
本文中使用诸如“第一”、“第二”等指定对元素的任何引述一般并不限定那些元素的数量或次序。确切而言，这些指定在本文中用作区别两个或更多个元素或者元素实例的便捷方法。由此，对第一元素和第二元素的引述并不意味着仅能采用两个元素、或者第一元素必须位于第二元素之前。
如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
现在将在静态随机存取存储器(sram)的上下文中呈现存储器的各方面。sram是需要功率来保留数据的易失性存储器。然而，如本领域技术人员将容易明白的，这些方面可延及其他存储器和/或电路配置。相应地，对sram的全部引用仅仅旨在解说存储器的示例性方面，并且要理解这些方面可延及各种各样的应用。
图1是存储器的示例性实施例的框图。存储器100提供了供外围电路写和读数据(例如，程序指令和由该指令操作的数据)的介质。如下文中使用的，术语“数据”将被理解成包括程序指令、数据、以及可被存储在存储器100中的任何其他信息。存储器100包括用于读/写启用控制102的输入以用于控制存储器100的读/写操作。存储器100还包括用于地址104的输入和用于将要写入的数据写到存储器100的指定地址的输入。该存储器进一步包括用于对从存储器100的指定地址读取的数据进行读取的输出。在将数据写入存储器100时，外围电路将读/写启用控制设置成写模式，并将地址连同将被写到存储器100的该地址的写数据一起发送给存储器100。在从存储器100读取数据时，外围电路将读/写启用控制设置成读模式并将地址发送给存储器100。作为响应，存储器100将该地址处读取的数据发送给外围电路。
图2是存储器所支持的外围电路的示例性实施例的框图。外围电路206和存储器100可以是使用电压伸缩来满足功率要求的系统或较大系统的一部分。这可通过使用在不同电压处工作的多个电压域来达成。在一些示例中，电压域可以是包括作为工作电压的电压电源和接地的工作电压组或工作电压集。作为示例，外围电路206可被配置成从存储器100读取数据或向存储器100写入数据，存储器100具有从第一电压电源提供的存储器工作电压vddmx(例如，在vddmx电压域中操作)。外围电路206(其从第二电压电源vddcx操作(例如，在vddcx电压域中操作))接收读取数据并提供写入数据。在一些其他示例中，存储器100还可从第二电压电源vddcx接收功率以对接到外围电路206。在不同时间，取决于系统的特定功率要求，存储器工作电压vddmx可以高于或低于外围工作电压vddcx。外围电路206可被宽泛地解释成包括在存储器100外围且能够存取存储器100的任何合适电路。
存储器100可以是任何合适的存储介质，作为示例，诸如sram。然而，如本领域技术人员将容易领会的，存储器100并不限于sram。sram包括称为“单元”、“存储器单元”、或“位单元”的存储元件的阵列。每一存储器单元被配置成存储一个数据位(例如，逻辑1或逻辑0)。图3是sram的存储器单元的示例性实施例的示意图。存储器单元300用六晶体管(6t)配置来实现。然而，如本领域技术人员将容易明白的，该单元可以用四晶体管(4t)或任何其他合适的晶体管配置来实现。
存储器单元300被示为具有两个反相器302、304。第一反相器302包括p沟道晶体管306和n沟道晶体管308。第二反相器304包括p沟道晶体管310和n沟道晶体管312。在所描述的实施例中，反相器302和304由vddmx供电并且具有返回vss(例如，接地)存储器单元300因而将数据存储在vddmx电压域中。第一和第二反相器302、304被互连以形成交叉耦合的锁存器。第一n沟道存取晶体管314将来自第一反相器302的输出节点316耦合到位线bl，且第二n沟道存取晶体管318将来自第二反相器304的输出节点320耦合到位线blb(其值是位线bl的相反数或逆)。存取晶体管314、318的栅极耦合至字线wl。
读操作可通过将位线bl和blb预充电或充电至高电平来发起，该高电平被确定以便不干扰存储器单元300中所存储的数据。换言之，位线bl和blb被预充电至高电平，该高电平不会翻转所存储的数据。字线wl随后被断言，分别经由存取晶体管314和318将交叉耦合式反相器302、304连接到位线bl和blb。作为示例，存储器单元300可以通过在输出节点316处存储低电平(例如，接地)且在输出节点320处存储高电平(例如，vddmx)来存储逻辑1。这些状态由交叉耦合式反相器302、304来维持。在断言字线wl之际，反相器302通过存取晶体管314和输出节点316使位线bl放电。位线blb由反相器304通过存取晶体管318和输出节点320维持在高电平。电压差因而通过位线bl的下拉而被确立。
写操作可通过将位线bl和blb设置成要写到存储器单元300的值并断言字线wl来发起。即，写数据被驱动到位线bl和blb上。字线wl可在要写入的值(例如，写数据)被提供给位线bl和blb之前被断言。作为示例，逻辑1可通过将位线bl设置成逻辑电平0并将位线blb设置成逻辑1来被写入到存储器单元300。位线bl处的逻辑电平0通过存取晶体管314被施加到第二反相器304的输入端，这进而将第二反相器304的输出节点320迫使到vddmx。第二反相器304的输出节点320被施加到第一反相器302的输入端，这进而将第一反相器302的输出节点316迫使到vss。通过使位线bl和blb的值反相，逻辑电平0可以被写入到存储器单元300。写驱动器(未示出)被设计成比存储器单元300中的上拉晶体管(306和310)强，以使其能够超驰交叉耦合式反相器302、304的先前状态。
一旦读或写操作完成，字线就被解除断言，由此使得存取晶体管314和318将位线bl和blb从两个反相器302、304断开连接。只要功率被施加给存储器单元300，两个反相器302、304之间的交叉耦合就维持反相器输出的状态。
图4是解说sram的示例性实施例的功能框图。现在将在读操作的上下文中呈现sram400的各方面。相应地，为清楚呈现起见，只示出了读操作的连接。本领域技术人员将容易明白，需要附加连接来支持写操作。
sram400包括具有用以解码地址并且执行读和写操作的支持电路的核402。核402包括被布置成共享水平行和垂直列中的连接的存储器单元300。具体而言，存储器单元300的每一水平行共享字线wl，且存储器单元300的每一垂直列共享一对位线bl和blb。核402的大小(即，单元的数目)可取决于各种各样的因素而变化，这些因素包括具体应用、速度要求、布局和测试要求、以及施加在系统上的整体设计约束。通常，核402将包含数千或数百万的存储器单元。
在图4中所示的sram的示例性实施例中，核402由布置成2n水平行和2m(x)垂直列的(2nx2m(x))个存储器单元300组成，其中2m是每行的字数且x是针对读存取所输出的位数。外围设备(未示出)可使用(n+m)位宽的地址来随机存取核402中的任何字(即，x个单元)。在此示例中，n位地址被提供给行解码器404的输入端且m位地址被提供给列解码器406的输入端。列解码器406提供2m个输出列选择(cs(1)-cs(2m))，其中这些输出中的不同一者针对地址输入的每一不同组合来断言。输出被提供给x个复用器408。作为示例，复用器408可包括传输门。每一复用器可以是2m:1复用器，并基于来自列解码器406的输出来选择从存储器核402读取的2m个位线对之一。使用x个复用器408，对于每一读存取，x个位被选择和输出。在一些示例中，复用器408可被看作2m:1选择器。所选择的x个位线对被输出为位线对bl_rd和blb_rd。
行解码器404将n位地址转换成2n个字线输出。不同的字线wl由行解码器404针对每个不同的n位行地址来断言。作为结果，水平行中的2m(x)个存储器单元300中的具有被断言的字线wl的每一个存储器单元通过如以上结合图3描述的其存取晶体管来连接至2m(x)个位线bl和blb中的一对。存储在存储器单元中的数据通过所选择的位线对bl和blb和具有被断言的字线wl的x个复用器408(如参考图3描述的)被提供给bl_rd和blb_rd位线对bl_rd和blb_rd位线对被提供给感测放大器以供放大，并且放大的所得数据被输出为读数据。
在一些示例中，行解码器404和列解码器406可通过信号row_col_enable(行_列_启用)被启用或禁用。在行解码器404和列解码器406被信号row_col_enable禁用的情形中，可没有生成wl和cs并且没有发生对存储器单元300的存取。
图5是图4的sram和操作bti压迫模式的电压调整电路的示例性实施例的框图。下文提供了用于调整存储器单元的工作电压vddmx以执行bti压迫的装置和方法的各方面。然而，如本领域技术人员将容易明白的，贯穿本公开的用于针对bti压迫来调整工作电压vddmx的方法和装置的各方面以及它们的众多应用不限于此。因此，对所给出的装置或方法的具体应用的全部引用仅仅旨在解说该装置或方法的示例性方面，并且要理解这些方面可具有广泛的应用差异。
框图500解说了生成字线wl并向核402的存储器单元300提供字线wl的行解码器404的示例。行解码器404包括解码m个行地址的地址解码器502并将解码结果提供给字线驱动器504。字线驱动器504由工作电压vddmx_wl来供电，并提供字线wl作为vddmx_wl信号(在字线wl被激活时)。存储器单元300接收字线wl并按图3中描述的方式来读/写数据。存储器单元300由工作电压vddmx_core(vddmx_核)供电，并按在图3中描述的方式在该工作电压处存储数据。
工作电压vddmx_wl和工作电压vddmx_core经由两个不同功率轨被提供给sram400。例如，字线驱动器504经由开关572接收工作电压vddmx_wl。存储器单元300经由开关574接收工作电压vddmx_core。工作电压vddmx_wl和工作电压vddmx_core两者都从电压调节器580(例如电压电源电路)提供。电压调节器580的示例可包括功率管理集成电路(通常称为pmic)。作为示例，电压调节器580可包括生成vddmx电平参考电压vddmx_ref的vddmx发生器582。驱动器584接收参考电压vddmx_ref并生成工作电压vddmx_main(vddmx_主)，它随后被提供给开关572和574。因为工作电压vddmx_wl和vddmx_core两者接收工作电压vddmx_main(分别经由开关572和574)，所以在正常读和写操作下(例如，非测试或非压迫模式)工作电压vddmx_wl和vddmx_core可以与工作电压vddmx_main相同或基本相同。控制电路595控制电压调节器580和/或开关572和574，并且被配置成将工作电压vddmx_main提供给存储器单元300(作为工作电压vddmx_core)以及提供给字线驱动器504(作为工作电压vddmx_wl)。在一些示例中，控制电路595可以控制电压调节器580和/或开关572和574以提供用于工作电压vddmx_main的电压范围(例如，以扫掠该电压范围来寻找下文讨论的bti压迫模式)例如，如果正常工作电压vddmx_main是1.0v，则控制电路595可以控制电压调节器580和/或开关572和574以提供0.8mv到1.2mv来扫掠并表征sram400在该电压范围上的性能(例如，在bti压迫模式中)。
电压调整电路590耦合至开关574，并被配置成独立于提供给字线驱动器504的工作电压vddmx_wl来调整提供给存储器单元的工作电压vddmx_core。bti压迫模式控制电路592经由bti_stress_enable信号来控制电压调整电路590。bti压迫模式控制电路592基于sram400的操作模式来选择性地启用电压调整电路590。
在sram400在正常模式(例如，非测试或非bti压迫模式)中操作时，bti压迫模式控制电路592可去激活bti_stress_enable信号以关断电压调整电路590。因而，在正常读/写操作中，工作电压vddmx_wl和vddmx_core可以(与工作电压vddmx_main)相同或基本相同。当sram400在bti压迫模式中操作时，bti压迫模式控制电路592可激活bti_stress_enable信号以启用电压调整电路590。控制电路595控制电压调节器580和/或开关572和574，并且被配置成将工作电压vddmx_main提供给存储器单元300(作为工作电压vddmx_core)以及提供给字线驱动器504(作为工作电压vddmx_wl)。
在bti压迫模式中，存储器单元300被操作或压迫以模拟bti效应(例如，晶体管的阈值电压vth的偏移)。为了达成该压迫，电压调整电路590可以调整工作电压vddmx_core以形成工作电压vddmx_core和工作电压vddmx_wl(其保持未调整并且因此保持与工作电压vddmx_main相同或基本相同)之间的电压差。相应地，在一些示例中，电压调整电路590被配置成独立于控制电路595来调整提供给存储器单元300的工作电压(例如，vddmx_core)。控制电路595继续控制电压调节器580和/或开关572和574以将工作电压vddmx_main提供给存储器单元300(作为工作电压vddmx_core而没有调整)以及提供给字线驱动器504(作为工作电压vddmx_wl)。
在一些示例中，电压调整电路590通过下拉提供给存储器单元300的工作电压(例如，vddmx_core)来调整工作电压vddmx_core。该下拉通过降低p沟道晶体管(例如，存储器单元300的p沟道晶体管306和310)的栅极到源极电压来模拟p沟道晶体管(例如，p沟道晶体管306和310)的增加vth的bti效应。此外，与n沟道晶体管相比，bti更多地影响p沟道晶体管。通过不调整工作电压vddmx_wl，n沟道存取晶体管314和318的阈值电压vth保持未调整以模拟n沟道晶体管上缺少bti效应。
如上文呈现的，工作电压vddmx_core由电压调整电路590来调整。相应地，在测试器上测试sram400时，测试不依赖于测试器来产生经调整工作电压vddmx_core。测试器需要相当大量的时间来调整所提供的电压，并且通过在内部调整工作电压vddmx_core，测试时间可被降低。
图6是读存取定时的时序图以及经调整和未经调整工作电压的相对电压电平。读操作是作为示例示出的。在t0，字线驱动器504将字线wl激活到工作电压vddmx_wl的电平。在正常操作中，工作电压vddmx_wl的电平与未经调整工作电压vddmx_core相同或基本相同，因为电压调整电路590未被启用。在一些示例中，工作电压vddmx_wl的电平可高于在正常操作期间提供给存储器单元300的工作电压vddmx_core的电平。在bti压迫模式中，电压调整电路590操作来下拉提供给存储器单元300的工作电压vddmx_core，从而形成电压调整630(例如，工作电压vddmx_wl与经调整vddmx_core之间的电压差)。
响应于在t0激活字线wl，存储在存储器单元300中的数据被提供到字线对bl和blb上。由此在位线对bl和blb上发展出电压差。在t1，字线驱动器504去激活字线wl以结束对存储器单元300的读存取。
图7是电压调整电路的示例性实施例的电路图。电压调整电路590包括作为下拉器件的多个n沟道晶体管591_1到591_i。n沟道晶体管591_1到591_i被并联布置并耦合至工作电压vddmx_core和接地(vss)。n沟道晶体管591_1到591_i通过bti_stress_enable信号选择性地导通以调整(例如，下拉)工作电压vddmx_core。在正常操作中，bti压迫模式控制电路592可以去激活bti_stress_enable信号以截止所有n沟道晶体管591_1到591_i。工作电压vddmx_core因而将保持未调整。
在bti压迫模式中，bti压迫模式控制电路592可选择性地导通数个n沟道晶体管591_1到591_i以改变电压调整630。如上所述，电压调整630可被施加以模拟vth偏移的bti效应。电压调整630因而可通过对基于使用中的时段以及对应于该时段的vth偏移的bti效应的研究来确定。电压调整630因而可针对目标使用时段的vth偏移来被选择。以此方式，bti压迫模式可以筛除在该目标时段内经受bti效应的弱存储器单元300。
相应地，如与图5-7一起呈现的，sram400可包括配置成以其中控制电路595将相同工作电压(例如，vddmx_main)提供给存储器单元300和字线驱动器504的第一模式(例如，正常操作)来对存储器单元300进行存取的存储器存取电路。存储器存取电路可包括促成对存储器单元300的读或写存取的电路中的任一者。此类示例可包括地址解码器502、列解码器406或复用器408，等等。存储器存取电路可被进一步配置成以其中提供给存储器单元的工作电压(例如，vddmx_core)被调整为低于提供给字线驱动器504的工作电压(例如，vddmx_wl)的第二模式(例如，bti压迫模式)对存储器单元300进行存取。
图8是电压调整电路的示例性实施例的操作的流程图。所描述的操作可由sram400执行，如与图5-7一起呈现的。在810，将工作电压提供给至少一个存储器单元和耦合至该至少一个存储器单元的字线。参考图5，控制电路595提供用于将工作电压提供给存储器单元300和字线驱动器504的装置。
工作电压vddmx_wl和工作电压vddmx_core经由两个不同功率轨被提供给sram400。例如，字线驱动器504经由开关572接收工作电压vddmx_wl。存储器单元300经由开关574接收工作电压vddmx_core。工作电压vddmx_wl和工作电压vddmx_core两者都从电压调节器580(例如电压电源电路)提供。电压调节器580的示例可包括功率管理集成电路(通常称为pmic)。作为示例，电压调节器580可包括生成vddmx电平参考电压vddmx_ref的vddmx发生器582。驱动器584接收参考电压vddmx_ref并生成工作电压vddmx_main，它随后被提供给开关572和574。因为工作电压vddmx_wl和vddmx_core两者接收工作电压vddmx_main(分别经由开关572和574)，所以在标准读和写操作下(例如，非测试或非压迫模式)工作电压vddmx_wl和vddmx_core可以与工作电压vddmx_main相同或基本相同。控制电路595控制电压调节器580和/或开关572和574并且被配置成将工作电压vddmx_main提供给存储器单元300(作为工作电压vddmx_core)以及提供给字线驱动器504(作为工作电压vddmx_wl)。
在820，在将工作电压提供给该至少一个存储器单元和字线期间调整提供给该至少一个存储器单元的工作电压。参考图5，电压调整电路590提供用于在控制电路595将工作电压提供给存储器单元300和字线驱动器504期间调整提供给存储器单元300的工作电压的装置。
在830，独立于将工作电压提供给该至少一个存储器单元和字线来调整工作电压。例如，电压调整电路590耦合至开关574，并被配置成独立于提供给字线驱动器504的工作电压vddmx_wl来调整提供给存储器单元的工作电压vddmx_core。bti压迫模式控制电路592经由bti_stress_enable信号来控制电压调整电路590。bti压迫模式控制电路592基于sram400的操作模式来选择性地启用电压调整电路590。
在840，下拉提供给该至少一个存储器单元的工作电压。参考图7，在bti压迫模式中，bti压迫模式控制电路592可选择性地导通数个n沟道晶体管591_1到591_i以改变电压调整630。如上所述，电压调整630可被施加以模拟vth偏移的bti效应。电压调整630因而可通过对包括使用中的时段以及对应于该时段的vth偏移的bti效应的研究来确定。电压调整630因而可针对目标使用时段的vth偏移来被选择。以此方式，bti压迫模式可以筛除在该目标时段内经受bti效应的弱存储器单元300。
在850，以其中将工作电压提供给该至少一个存储器单元和字线的第一模式来对该至少一个存储器单元进行存取。在852，以其中调整提供给该至少一个存储器单元的工作电压的第二模式来对该至少一个存储器单元进行存取。在一些示例中，sram400可包括作为用于对存储器单元300进行存取的装置的示例的存储器存取电路。存储器存取电路能以其中控制电路595将相同工作电压(例如，vddmx_main)提供给存储器单元300和字线驱动器504的第一模式(例如，正常操作)来对存储器单元300进行存取。存储器存取电路可包括促成对存储器单元300的读或写存取的电路中的任一者。此类示例可包括地址解码器502、列解码器406或复用器408，等等。存储器存取电路可被进一步配置成以其中提供给存储器单元的工作电压(例如，vddmx_core)被调整为低于提供给字线驱动器504的工作电压(例如，vddmx_wl)的第二模式(例如，bti压迫模式)对存储器单元300进行存取。
在bti压迫模式中，存储器单元300被操作或压迫以模拟bti效应(例如，晶体管的阈值电压vth的变化)。为了达成该压迫，电压调整电路590可以调整工作电压vddmx_core以形成工作电压vddmx_core和工作电压vddmx_wl(其保持未调整并且因此保持与工作电压vddmx_main相同或基本相同)之间的电压差。相应地，在一些示例中，电压调整电路590被配置成独立于控制电路595来调整提供给存储器单元300的工作电压(例如，vddmx_core)。控制电路595继续控制电压调节器580和/或开关572和574以将工作电压vddmx_main提供给存储器单元300(作为调整前的工作电压vddmx_core)以及提供给字线驱动器504(作为工作电压vddmx_wl)。
在一些示例中，电压调整电路590通过下拉提供给存储器单元300的工作电压(例如，vddmx_core)来调整工作电压vddmx_cor。该下拉通过降低p沟道晶体管(例如，p沟道晶体管306和310)的栅极到源极电压来模拟p沟道晶体管的增加vth的bti效应。此外，与n沟道晶体管相比，bti更多地影响p沟道晶体管。通过不调整工作电压vddmx_wl，n沟道存取晶体管314和318的阈值电压vth保持未调整以模拟n沟道晶体管上缺少bti效应。
在860，通过对应于目标阈值电压偏移的电压调整来调整工作电压。在bti压迫模式中，bti压迫模式控制电路592可选择性地导通数个n沟道晶体管591_1到591_i以改变电压调整630。如上所述，电压调整630可被施加以模拟vth偏移的bti效应。电压调整630因而可通过对包括使用中的时段以及对应于该时段的vth偏移的bti效应的研究来确定。电压调整630因而可针对目标使用时段的vth偏移来被选择。以此方式，bti压迫模式可以筛除在该目标时段内经受bti效应的弱存储器单元300。
在870，提供用于工作电压的电压范围。控制电路595控制电压调节器580和/或开关572和574，并且被配置成将工作电压vddmx_main提供给存储器单元300(作为工作电压vddmx_core)以及提供给字线驱动器504(作为工作电压vddmx_wl)。在一些示例中，控制电路595可以控制电压调节器580和/或开关572和574以提供用于工作电压vddmx_main的电压范围(例如，以扫掠该电压范围来寻找上文讨论的bti压迫模式)例如，如果正常工作电压vddmx_main是1.0v，则控制电路595可以控制电压调节器580和/或开关572和574以提供0.8mv到1.2mv来扫掠并表征sram400在该电压范围上的性能(例如，在bti压迫模式中)，
在示例性实施例中，以上呈现的各组件(诸如控制电路595和bti压迫模式控制电路592)可以包括电路、一个或多个处理器、在一个或多个处理器上执行的软件，或其组合。这些组件可包括用于生成下文所描述的功能的信号的电路或者携带那些信号的信号线。
作为示例，组件、或组件的任何部分、或者组件的任何组合可用一个或多个处理器来实现。这些处理器的示例包括：微处理器、微控制器、数字信号处理器(dsp)、现场可编程门阵列(fpga)、可编程逻辑器件(pld)、状态机、门控逻辑、分立的硬件电路、以及被配置成执行本公开中通篇描述的各种功能性的其他合适硬件。处理系统中的一个或多个处理器可以执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件组件、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。
以上所描述的操作方法中的框的具体次序或阶层仅是作为示例而提供的。基于设计偏好，该操作方法中的框的具体次序或阶层可以被重新安排、修正和/或修改。除非在权利要求中明确指出，否则伴随的方法权利要求包括关于操作方法的各种限定，但是所述及的限定并不意味着以任何方式受到具体次序或阶层的限制。
提供了本公开的各个方面以使本领域普通技术人员能够实践本发明。对本公开通篇给出的示例性实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中公开的概念可扩展到其他磁性存储设备。由此，权利要求并非旨在限定于本公开的各个方面，而是要被给予与权利要求的语言相一致的完全范围。本公开中通篇描述的示例性实施例的各个组件的所有结构和功能上为本领域普通技术人员所知或将来所知的等效方案通过应用明确纳入于此，且意在被权利要求书所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。权利要求的任何要素都不应当在35u.s.c.§112(f)的规定下来解释，除非该要素是使用短语“用于……的装置”来明确叙述的或者在方法权利要求情形中该要素是使用短语“用于……的步骤”来叙述的。