移位寄存器单元及其驱动方法、扫描驱动电路、显示装置与流程

本公开涉及显示领域，特别涉及一种移位寄存器单元及其驱动方法、扫描驱动电路、显示装置。

背景技术：

阵列基板行驱动(Gate driver On Array，GOA)技术相较于传统技术而言，不仅能省去承载栅极驱动器的电路板、实现显示面板两边对称的设计，还能省去显示面板边缘上芯片绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。随着显示技术的快速发展，市场对显示产品的美观程度提出了更高的要求，这使得进一步窄化边框成为了众多显示产品的重要需求。而随着GOA单元内部电路结构的不断精简，每个GOA单元中薄膜晶体管(Thin Film Transistor，TFT)的数量已经很难在满足应用需求的前提下进一步减少，这使得每个GOA单元所占据的空间很难被进一步压缩，阻碍边框的进一步窄化。

技术实现要素：

本公开提供一种移位寄存器单元及其驱动方法、扫描驱动电路、显示装置，可以减少栅极驱动器所需的晶体管数量。

第一方面，本公开提供了一种移位寄存器单元，所述移位寄存器单元包括输入端和至少两个输出端，还包括：

分别连接所述输入端和第一节点的输入模块，用于在所述输入端处为有效电平时将所述第一节点处的电平置为有效电平；

均与所述第一节点相连的至少两个传递模块，每个所述传递模块各自连接一个输出控制节点，所述传递模块用于在所述第一节点处为有效电平时将所连接的输出控制节点处的电平置为有效电平；

至少两个输出模块，每个所述输出模块各自连接一个所述输出控制节点、每个所述输出模块各自连接一个第一时钟信号，每个所述输出模块各自连接一个所述输出端，所述输出模块用于在所连接的输出控制节点处为有效电平时将所连接的第一时钟信号导通至所连接的输出端。

在一个可能的实现方式中，所述移位寄存器单元还包括：

与所述输入模块相连的复位端，所述输入模块还用于在所述复位端处为有效电平时将所述第一节点处的电平置为无效电平，

分别连接所述第一节点和第二节点的复位控制模块，用于在所述第一节点处为有效电平时将所述第二节点处的电平置为无效电平，并在所述第一节点处为无效电平的至少部分时段内将所述第二节点置为有效电平；

均与所述第二节点相连的至少两个第一复位模块，每个所述第一复位模块各自连接一个所述输出端，所述第一复位模块用于在所述第二节点处为有效电平时将所连接的输出端处的电平置为无效电平；

连接所述第二节点的第二复位模块，用于在所述第二节点处为有效电平时将每个所述输出控制节点处的电平均置为无效电平。

在一个可能的实现方式中，所述复位控制模块包括：

分别连接所述第一节点和所述第二节点的复位控制单元，用于在所述第一节点处为有效电平时将所述第二节点处的电平置为无效电平；

分别连接所述第二节点和第二时钟信号的使能单元，用于在所连接的第二时钟信号为有效电平且所述第一节点处为无效电平时将所述第二节点处的电平置为有效电平；

其中，每个时钟周期内的第一时段与第二时段相互分离，所述第一时段是所述第二时钟信号处于有效电平的时段，与任一所述输出模块相连的第一时钟信号处于有效电平的时段均位于所述第二时段之内。

在一个可能的实现方式中，所述使能单元包括第一晶体管、第二晶体管和第三晶体管，

所述第一晶体管的栅极连接正向扫描控制信号，源极和漏极中的一个连接正扫时钟信号，另一个连接第三节点，每个所述正扫时钟信号由无效电平转为有效电平的时刻紧邻于一个所述第二时段的结束时刻之后，

所述第二晶体管的栅极连接反向扫描控制信号，源极和漏极中的一个连接反扫时钟信号，另一个连接所述第三节点，每个所述反扫时钟信号由有效电平转为无效电平的时刻紧邻于一个所述第二时段的开始时刻之前，

所述第三晶体管的栅极连接所述第三节点，源极和漏极中的一个连接所述第一节点的有效电平电压，另一个连接所述第一节点；

其中，所述正扫时钟信号和所述反扫时钟信号各为一个第二时钟信号。

在一个可能的实现方式中，所述复位控制单元包括第四晶体管，所述第二复位模块包括第五晶体管，所述复位控制模块还包括第一电容，

所述第四晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接所述第二节点的无效电平电压，

所述第五晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一节点，另一个连接所述第一节点的无效电平电压，

所述第一电容的一端连接所述第二节点，另一端连接所述第二节点的无效电平电压。

在一个可能的实现方式中，所述第一复位模块包括第六晶体管，

所述第六晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所对应的输出端，另一个连接所对应的输出端的无效电平电压。

在一个可能的实现方式中，所述传递模块包括第七晶体管，所述输出模块包括第八晶体管，

所述第七晶体管的栅极连接所述第七晶体管的栅极开启电压，源极连接所述第一节点，漏极连接所对应的输出控制节点，

所述第八晶体管的栅极连接所对应的输出控制节点，源极和漏极中的一个连接所对应的第一时钟信号，另一个连接所对应的输出端。

在一个可能的实现方式中，所述移位寄存器单元还包括复位端，所述输入端和所述复位端分别是正向输入端和反向输入端中的一个，所述输入模块包括第九晶体管、第十晶体管，所述移位寄存器单元还包括第十一晶体管和第二电容，

所述第九晶体管的栅极连接所述正向输入端，源极和漏极中的一个连接正向扫描控制信号，另一个连接所述第一节点，

所述第十晶体管的栅极连接所述反向输入端，源极和漏极中的一个连接反向扫描控制信号，另一个连接所述第一节点，

所述第十一晶体管的栅极连接控制信号线，源极和漏极中的一个连接所述第二节点，另一个连接所述第二节点的无效电平电压，

所述第二电容的一端连接所述第一节点，另一端连接所述第一节点的无效电平电压。

第二方面，本公开还提供了一种上述任意一种移位寄存器单元的驱动方法，所述驱动方法包括：

在期望所述至少两个输出端处有信号输出的第二时段之前，将所述输入端处的电平置为有效电平；

其中，所述第二时段是所述第一时钟信号的每个时钟周期内的一个时段，与任一所述输出模块相连的第一时钟信号处于有效电平的时段均位于所述第二时段之内。

第三方面，本公开还提供了一种扫描驱动电路，所述扫描驱动电路包括至少一个上述任意一种的移位寄存器单元。

第四方面，本公开还提供了一种显示装置，所述显示装置包括上述任意一种的扫描驱动电路。

由上述技术方案可知，基于移位寄存器单元所具有的结构，本公开可以利用一级的信号输入实现至少两级的信号输出，相比于利用一级的信号输入实现一级的信号输出而言，可以减少栅极驱动器所需的晶体管数量，因而有助于压缩栅极驱动器所占据的空间，使显示产品的边框更窄。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，这些附图的合理变型也都涵盖在本公开的保护范围中。

图1是本公开一个实施例提供的移位寄存器单元的结构框图；

图2是本公开一个实施例提供的移位寄存器单元的电路结构图；

图3A和图3B是图2所示的移位寄存器单元的电路时序图；

图4是本公开一个实施例中一种扫描驱动电路的结构框图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，且该连接可以是直接的或间接的。

图1是本公开一个实施例提供的移位寄存器单元的结构框图。参见图1，该移位寄存器单元包括输入端Gi、复位端Gs和至少两个输出端(例如图1中的输出端Go1和Go2)，还包括：

分别连接输入端Gi、复位端Gs和第一节点PUCN的输入模块11，用于在输入端Gi处为有效电平时将第一节点PUCN处的电平置为有效电平，在复位端Gs处为有效电平时将第一节点PUCN处的电平置为无效电平；

均与第一节点PUCN相连的至少两个传递模块(例如图1中的传递模块121和122)，每个传递模块各自连接一个输出控制节点(例如图1中的输出控制节点PU1和PU2)，传递模块用于在第一节点PUCN处为有效电平时将所连接的输出控制节点处的电平置为有效电平；

至少两个输出模块(例如图1中的输出模块131和132)，每个输出模块各自连接一个输出控制节点、每个输出模块各自连接一个第一时钟信号(未在图1中示出)，每个输出模块各自连接一个输出端，输出模块用于在所连接的输出控制节点处为有效电平时将所连接的第一时钟信号导通至所连接的输出端。

分别连接第一节点PUCN和第二节点PD的复位控制模块14，用于在第一节点PUCN处为有效电平时将第二节点PD处的电平置为无效电平，并在第一节点PUCN处为无效电平的至少部分时段内将第二节点PD置为有效电平；

均与第二节点PD相连的至少两个第一复位模块(例如图1中的第一复位模块151和152)，每个第一复位模块各自连接一个输出端，第一复位模块用于在第二节点PD处为有效电平时将所连接的输出端处的电平置为无效电平；

连接第二节点PD的第二复位模块16，用于在第二节点PD处为有效电平时将每个所述输出控制节点处的电平均置为无效电平。

需要说明的是，本文中的有效电平与无效电平分别指的是针对特定电路节点或信号而言的两个不同的预先配置的电压范围(均以公共端电压为基准)。在一个示例中，所有电路节点的有效电平均为高电平。在又一示例中，所有电路节点的有效电平均为低电平。在又一示例中，输入端Gi处的有效电平是低电平，而第一节点PUCN和第二节点PD处的有效电平是高电平。当然，有效电平和无效电平的设置方式可以不仅限于以上示例。

在一个示例中，可以通过控制输入端Gi处的信号的电平，来使第一节点PUCN处为有效电平的期间内，与每个输出模块相连的第一时钟信号依次输出预定时长的栅极开启电压。如此，可以使一个移位寄存器单元具备为至少两条栅线分别提供栅极扫描信号的能力。

可以看出，基于移位寄存器单元所具有的结构，本公开实施例可以利用一级的信号输入实现至少两级的信号输出，相比于利用一级的信号输入实现一级的信号输出而言，可以减少栅极驱动器所需的晶体管数量，因而有助于压缩栅极驱动器所占据的空间，使显示产品的边框更窄。

在又一示例中，可以通过控制复位端Gs处的信号的电平，来使移位寄存器单元完成至少两个输出端处的信号输出时第一节点PUCN处的电平被置为无效电平，从而复位控制模块14可以将第二节点PD处的电平置为有效电平，进而第一复位模块将所有输出端处的电平均置为无效电平，第二复位模块16将所有的输出控制节点处的电平均置为无效电平，实现移位寄存器单元的复位，并使完成复位的移位寄存器单元能稳定保持在输出端处的为无效电平的状态。

应理解的是，移位寄存器单元的复位是基于复位端、复位控制模块14、第一复位模块和第二复位模块16实现的，而根据应用需求的不同，还可以参照相关技术中的电路设计采用其他实现移位寄存器单元复位的方式，比如直接在复位端Gs处为有效电平时直接通过将第一节点PUCN、所有输出端和所有输出控制节点各自导通到其无效电平电压的电压线上，并可以不仅限于此。

图2是本公开一个实施例提供的移位寄存器单元的电路结构图。参见图2，本实施例的移位寄存器单元包括正向输入端GF、反向输出端GB、四个输出端Go1/Go2/Go3/Go4，还包括输入模块11、四个传递模块121/122/123/124、四个输出模块131/132/133/134、由复位控制单元141、使能单元142和第一电容C1组成的复位控制模块、四个第一复位模块151/152/153/154和第二复位模块16。本实施例中，移位寄存器单元与四个第一时钟信号CK1/CK2/CK3/CK4相连。

使能单元142包括第一晶体管T1、第二晶体管T2和第三晶体管T3。其中，第一晶体管T1的栅极连接正向扫描控制信号CN，源极和漏极中的一个连接正扫时钟信号CK5，另一个连接第三节点P3。第二晶体管T2的栅极连接反向扫描控制信号CNB，源极和漏极中的一个连接反扫时钟信号CK8，另一个连接第三节点P3。第三晶体管T3的栅极连接第三节点P3，源极和漏极中的一个连接第一节点PUCN的有效电平电压，另一个连接第一节点PUCN。

需要说明的是，根据晶体管具体类型的不同，可以设置其源极和漏极分别所具有的连接关系，以与流过晶体管的电流的方向相匹配；在晶体管具有源极与漏极对称的结构时，源极和漏极可以视为不作特别区分的两个电极。本实施例中，以所有晶体管均为N型晶体管、所有电路节点和信号的有效电平均为高电平作为示例，应理解的是本公开的技术方案并不仅限于该实现方式。

在一个示例中，正向扫描情形下的移位寄存器单元完成至少两个输出端处的信号输出的时刻正扫时钟信号CK5正由无效电平转为有效电平，而反向扫描情形下的移位寄存器单元完成至少两个输出端处的信号输出的时刻反扫时钟信号CK8正由无效电平转为有效电平。从而，在正向扫描控制信号CN为高电平(表示当前为正向扫描的情形)时正扫时钟信号CK5一直与第三节点P3导通，使得移位寄存器单元完成至少两个输出端处的信号输出的时刻第二节点PD处的电平被第三晶体管T3置为作为有效电平的高电平，继而触发移位寄存器单元的复位。在反向扫描控制信号CNB为高电平(表示当前为反向扫描的情形)时反扫时钟信号CK8一直与第三节点P3导通，使得移位寄存器单元完成至少两个输出端处的信号输出的时刻第二节点PD处的电平被第三晶体管T3置为作为有效电平的高电平，继而触发移位寄存器单元的复位。

复位控制单元141包括第四晶体管T4，第二复位模块16包括第五晶体管T5。其中，第四晶体管T4的栅极连接第一节点PUCN，源极和漏极中的一个连接第二节点PD，另一个连接作为第二节点PD的无效电平电压的低电平电压VGL。第五晶体管T5的栅极连接第二节点PD，源极和漏极中的一个连接第一节点PUCN，另一个连接作为第一节点PUCN的无效电平电压的低电平电压VGL。如此，在第一节点PUCN处为高电平时，第四晶体管T4可以强制性地将第二节点PD处的电平置为低电平(例如通过第四晶体管T4的沟道宽长比大于第五晶体管T5的沟道宽长比实现)。而在第二节点PD处为高电平时，第五晶体管T5可以将第一节点PUCN处的电平置为低电平，实现部分复位功能。

以此为例，上述分别连接第一节点PUCN和第二节点PD的复位控制单元141能够实现在第一节点PUCN处为有效电平时将第二节点PD处的电平置为无效电平的功能，而上述分别连接第二节点PD和第二时钟信号(正扫时钟信号CK5和反扫时钟信号CK8各自是一个第二时钟信号)的使能单元142可以实现在所连接的第二时钟信号为有效电平且第一节点PUCN处为无效电平时将第二节点PD处的电平置为有效电平的功能，而功能的可能实现方式并不仅限于以上示例。关于第一时钟信号和第二时钟信号，大体上每个第一时钟信号在某个时钟周期内处于有效电平的时段均位于移位寄存器单元进行至少两个输出端处的信号输出的时段之内，而每个第二时钟信号在同一时钟周期内处于有效电平的时段均位于第二时段之外。因此，将第二时钟信号在任一时钟周期内处于有效电平的时段称为第一时段，而将任一时钟周期内包含了所有第一时钟信号处于有效电平的时段的一整个时段称为第二时段，那么每个时钟周期内可以设置得到相互分离的第一时段与第二时段。在一个示例中，可以设置每个正扫时钟信号CK5由无效电平转为有效电平的时刻紧邻于一个第二时段的结束时刻之后，并可以设置每个反扫时钟信号CK8由有效电平转为无效电平的时刻紧邻于一个第二时段的开始时刻之前，由此可以在正向扫描和反向扫描场景下使移位寄存器单元在完成输出之后立即进行复位，有助于减少整个扫描周期的时间长短。

复位控制模块中，第一电容C1的一端连接第二节点PD，另一端连接作为第二节点PD的无效电平电压的低电平电压VGL。如此，可以帮助稳定第二节点PD处的电位，有助于减少误输出的概率。以图2所示的复位控制模块为例，还可以通过其他方式实现在第一节点PUCN处为有效电平时将第二节点PD处的电平置为无效电平，并在第一节点PUCN处为无效电平的至少部分时段内将第二节点PD置为有效电平的功能，例如省去第一电容C1的设置或者改变第二时钟信号的设置方式等等，并可以不仅限于此。

四个第一复位模块151/152/153/154中的每一个都各自包括一个第六晶体管T6，该第六晶体管T6的栅极连接第二节点PD，源极和漏极中的一个连接所对应的输出端Go1/Go2/Go3/Go4，另一个连接作为所对应的输出端的无效电平电压的低电平电压VGL。如此，在第二节点PD为有效电平时，第六晶体管T6可以将所对应的输出端处的电平置为低电平，实现部分复位功能。

四个传递模块121/122/123/124中的每一个都各自包括一个第七晶体管T7，该第七晶体管T7的栅极连接第七晶体管T7的栅极开启电压(如高电平电压)，源极连接第一节点PUCN，漏极连接所对应的输出控制节点PU1/PU2/PU3/PU4。如此，在第一节点PUCN处为有效电平时，每个第七晶体管T7都可以将所对应的输出控制节点处的电平置为有效电平，实现上述传递模块的功能。应理解的是，在第七晶体管T7的栅极和源极均为某个高电平电压，而所对应的输出控制节点处为比该高电平电压更高的电压时，由于此时第七晶体管T7仍工作在截止区，因此源极与漏极之间的微弱电流不足以将第一节点PUCN处也置为上述比该高电平电压更高的电压。

四个输出模块131/132/133/134中的每一个都各自包括一个第八晶体管T8，该第八晶体管T8的栅极连接所对应的输出控制节点PU1/PU2/PU3/PU4，源极和漏极中的一个连接所对应的第一时钟信号CK1/CK2/CK3/CK4，另一个连接所对应的输出端Go1/Go2/Go3/Go4。如此，在所对应的输出控制节点为高电平时，第八晶体管T8可以将所对应的第一时钟信号导通至所对应的输出端，从而实现上述输出模块的功能。在一个示例中，第八晶体管T8与第一时钟信号相连的一极(下面以漏极为例)与第八晶体管T8的栅极之间设置有电容(例如通过栅电极与漏电极之间的交叠形成)，从而该电容可以保持第八晶体管T8的漏极与栅极之间的电位差，使得第一时钟信号为低电平且输出控制节点为高电平时该电容充电，而此后第一时钟信号从低电平转为高电平时该电容的电荷保持作用下将输出控制节点处的高电平电压转变为比该高电平电压更高的电压，从而使得第八晶体管T8的源极与漏极之间的电流增大，更快速地将输出端处的电位置为高电平，即具备了自举的功能。

输入模块11包括第九晶体管T9和第十晶体管T10，其中第九晶体管T9的栅极连接正向输入端GF，源极和漏极中的一个连接正向扫描控制信号CN，另一个连接第一节点PUCN；第十晶体管T10的栅极连接反向输入端GB，源极和漏极中的一个连接反向扫描控制信号CNB，另一个连接第一节点PUCN。如此，在正向扫描的情形下，第九晶体管T9可以在正向输入端GF处为高电平时将第一节点PUCN处的电平置为高电平，第十晶体管T10可以在反向输出端GB为高电平时将第一节点PUCN处的电平置为低电平，即此时正向输入端GF是移位寄存器单元的输入端Gi、反向输出端GB是移位寄存器单元的复位端Gs。在反向扫描的情形下，第十晶体管T10可以在正向输入端GF处为高电平时将第一节点PUCN处的电平置为高电平，第九晶体管T9可以在反向输出端GB为高电平时将第一节点PUCN处的电平置为低电平，即此时反向输出端GB是移位寄存器单元的输入端Gi、正向输入端GF是移位寄存器单元的复位端Gs。可以看出，可通过上述方式实现上述输入模块的功能，并可以藉此实现移位寄存器单元的正向扫描与反向扫描之间的切换，即使其具备双向扫描功能。

本实施例的移位寄存器单元还包括第十一晶体管T11，该第十一晶体管T11的栅极连接控制信号线EN，源极和漏极中的一个连接第二节点PD，另一个连接作为第二节点PD的无效电平电压的低电平电压VGL。如此，可以在任意时刻通过使控制信号线EN转为高电平而使移位寄存器单元的复位功能失效，即可以通过控制信号线EN来实现移位寄存器单元复位的外部控制。

本实施例的移位寄存器单元还包括第二电容C2，第二电容C2的一端连接第一节点PUCN，另一端连接作为第一节点PUCN的无效电平电压的低电平电压VGL。如此，可以帮助稳定第一节点PUCN处的电位，有助于减少误输出的概率，增强移位寄存器单元的可靠性。

需要说明的是，图2中示出的晶体管均为N型晶体管，即可以通过相同制作工艺形成以降低制造成本。为了便于理解，本实施例中均是以全部晶体管均为N型晶体管，并且高电平作为有效电平、低电平作为无效电平为例进行说明的。当然，实施时在也可以采用低电平作为有效电平、高电平作为无效电平，和/或将部分或全部的N型晶体管变更为P型晶体管的设置。例如，可以在本实施例的基础上进行如下变更：将图2中的晶体管全部设置为P型晶体管，并将相关信号的高电平与低电平相互交换，例如使无效电平电压线VGL由输出低电平变更为输出高电平。容易理解的是，这样的变更会使得电路工作原理中的高电平变为低电平、低电平变为高电平，电位上拉变为电位下拉、电位下拉变为电位上拉，而电路工作原理的实质则保持不变。因此，变更后的电路结构、电路时序和电路工作原理可以比照上述实施例进行理解，在此不再赘述。

基于同样的发明构思，本公开的一个实施例提供了一种移位寄存器单元的驱动方法，所述移位寄存器单元可以是上述任意一种的移位寄存器单元。所述驱动方法包括：

在期望所述至少两个输出端处有信号输出的第二时段之前，将所述输入端处的电平置为有效电平；

其中，所述第二时段是所述第一时钟信号的每个时钟周期内的一个时段，与任一所述输出模块相连的第一时钟信号处于有效电平的时段均位于所述第二时段之内。

应理解的是，第二时段会随着时钟周期而不断重复，而第二时段内移位寄存器单元的各输出端是否有信号输出(即向外提供有效的输出，例如输出栅极开启电压)主要取决于第二时段开始时各个输出控制节点是否均处于有效电平。因此，在需要有信号输出的第二时段之前，可以通过任意手段将移位寄存器单元的输入端处的电平置为有效电平，从而使接下来的第二时段内各输出端有所预期的信号输出。

还应理解的是，上述任意一种移位寄存器单元的工作过程均可以视作上述驱动方法的一种实现方式示例，因此上述各步骤的具体过程示例可以参见上文，在此不再赘述。

可以看出，本发明的移位寄存器单元的驱动方法能够应用于上述任意一种移位寄存器单元，利用一级的信号输入实现至少两级的信号输出。相比于利用一级的信号输入实现一级的信号输出而言，可以减少栅极驱动器所需的晶体管数量，因而有助于压缩栅极驱动器所占据的空间，使显示产品的边框更窄。

图3A和图3B是图2所示的移位寄存器单元的电路时序图。本实施例中，采用如图3A所示出的八时钟信号作为所在栅极驱动器所使用的同步时钟，而对于如图2所示的移位寄存器单元来说，选取其中的时钟信号CK1、CK2、CK3、CK4作为四个第一时钟信号，而选取时钟信号CK5作为上述正扫时钟信号，选取时钟信号CK8作为上述反扫时钟信号。参见图3A和图3B，以正向扫描的情形(正向扫描控制信号为高电平、反向扫描控制信号为低电平)为例，如图2所示的移位寄存器单元的工作原理如下：

第一时刻ta之前，作为输入端Gi的正向扫描输入端GF处一直为低电平，第二节点PD处的电平会在每次正扫时钟信号CK5为高电平的时段内被置为高电平，从而第二节点PD处保持高电平，第五晶体管T5、所有第六晶体管T6和所有第七晶体管T7都保持开启状态，第一节点PUCN、所有输出端Go1/Go2/Go3/Go4和所有输出控制节点PU1/PU2/PU3/PU4处的电平都被保持为低电平，整个移位寄存器单元工作在复位状态。

第一时刻ta与第二时刻tb之间，作为输入端Gi的正向扫描输入端GF处由低电平转为高电平，从而第九晶体管T9开启，第一节点PUCN被置为高电平，第四晶体管T4的开启使第二节点PD处的电平被置为低电平，所有输出控制节点PU1/PU2/PU3/PU4也被第七晶体管T7置为高电平，所有的第八晶体管T8开启。但是由于第一时钟信号CK1/CK2/CK3/CK4均为低电平，因此此时没有信号输出，输出端Go1/Go2/Go3/Go4仍维持低电平。

第二时刻tb与第三时刻tc之间(即上述第二时段的一种示例)，作为输入端Gi的正向扫描输入端GF处由高电平转为低电平，从而第九晶体管T9关闭，第一节点PUCN在第二电容C2的作用下保持为高电平，所有第七晶体管T7和第八晶体管T8保持开启状态，第二节点PD处被第四晶体管T4保持为低电平。此时段内，每当一个第一时钟信号由低电平转为高电平，与其相连的第八晶体管T8就会将所连接的输出端处的电位置为高电平(其电压作为栅极开启电压)，并且在上述自举功能的作用下，与其相连的输出控制节点会上升到一个比高电平电压更高的电压上，使得该第八晶体管T8工作点向饱和区靠近，以大电流完成输出端处电位的上拉。由此，输出端Go1/Go2/Go3/Go4会随着第一时钟信号CK1/CK2/CK3/CK4依次输出栅极开启电压。

第三时刻tc与第四时刻td之间，作为复位端Gs的反相输入端GB处的电平会转为高电平，从而第十晶体管T10的作用下第一节点PUCN被置为低电平，在第七晶体管T7的作用下所有输出控制节点处也被置为低电平。同时由于正扫时钟信号CK5也转为高电平，因而第二节点PD处的电平会被第三晶体管T3置为高电平，从而第五晶体管和所有的第六晶体管开启，开始将第一节点PUCN和所有输出端的电平保持为高电平，使移位寄存器单元回到复位状态直到下一次正向输入端GF转为高电平的第一时刻ta的到来。

可以看出，本实施例的移位寄存器单元可以配合上述电路时序以一级的信号输入实现四级的信号输出，而通过第一时钟信号的数量和时序的设置还可以一级的信号输入实现任意正整数级的级的信号输出，相比于利用一级的信号输入实现一级的信号输出而言，可以减少栅极驱动器所需的晶体管数量，因而本实施例有助于压缩栅极驱动器所占据的空间，使显示产品的边框更窄。

应理解的是，图2和图3A、图3B所示的实施方式仅是示例性的，在具体应用场景中可以根据需要进行变形，而不脱离本发明实施例的技术构思。例如，可以省去第二电容C2和/或第十一晶体管T11的设置；再如，还可以使第一晶体管T1的栅极连接正扫时钟信号CK5，源极和漏极中的一个连接正向扫描控制信号CN，另一个连接第三节点P3，使第二晶体管T2的栅极连接反扫时钟信号CK8，源极和漏极中的一个连接反向扫描控制信号CNB，另一个连接第三节点P3，而使使能单元142仍能实现在所连接的第二时钟信号为有效电平且第一节点PUCN处为无效电平时将第二节点PD处的电平置为有效电平的功能。

应理解的是，可以使用多个移位寄存器单元形成具有指定级数的信号输出的扫描驱动电路，并可以基于此实现栅极驱动器。图4是本公开一个实施例中一种扫描驱动电路的结构框图。参见图4，该扫描驱动电路包括N个奇数级的移位寄存器单元GOA 1L、GOA 2L、...、GOA NL和N个偶数级的移位寄存器单元GOA 1R、GOA 2R、...、GOA NR(N为正整数)，每个移位寄存器单元均可以采用如图2所示的电路结构。每两个相邻的奇数级的移位寄存器单元之间彼此级联，每两个相邻的偶数级的移位寄存器单元之间也彼此级联。所述级联指的是：较上一级的移位寄存器单元的最后一级的输出端与较下一级的移位寄存器单元的输入端相连，较下一级的移位寄存器单元的最前一级的输出端与较上一级的移位寄存器单元的复位端相连。由于具有双向扫描功能，可以采用扫描起始信号STVL触发N个奇数级的移位寄存器单元中最上一级或最下一级的输出，采用扫描起始信号STVR触发N个偶数级的移位寄存器单元中最上一级或最下一级的输出。N个奇数级的移位寄存器单元所使用的第一时钟信号为图3A中所示的时钟信号CK1、CK2、CK3、CK4，所使用的正扫时钟信号为图3A中所示的时钟信号CK5，所使用的反扫时钟信号为图3A中所示的时钟信号CK8。N个偶数级的移位寄存器单元所使用的第一时钟信号为图3A中所示的时钟信号CK5、CK6、CK7、CK8，所使用的正扫时钟信号为图3A中所示的时钟信号CK1，所使用的反扫时钟信号为图3A中所示的时钟信号CK4。按照如上所述的工作原理，每一个移位寄存器单元可以提供四级信号输出，使得N个奇数级的移位寄存器单元提供第1、2、3、4、9、10、11、12、...、8N-7、8N-6、8N-5、8N-4级的信号输出：OUT_1、OUT_2、OUT_3、OUT_4、OUT_9、OUT_10、OUT_11、OUT_12、...、OUT_8N-7、OUT_8N-6、OUT_8N-5、OUT_8N-4；并使得N个偶数级的移位寄存器单元提供第5、6、7、8、13、14、15、16、...、8N-3、8N-2、8N-1、8N级的信号输出：OUT_1、OUT_2、OUT_3、OUT_4、OUT_9、OUT_10、OUT_11、OUT_12、...、OUT_8N-3、OUT_8N-2、OUT_8N-1、OUT_8N。可以看出，如图4所示的扫描驱动电路能够在连续8N级的扫描输出端逐级输出栅极开启电压，实现所预期的输出功能。

以此为例，可以通过基于上述示例在可能范围内进行适当变形，以得到其他形式的扫描驱动电路。例如，可以通过N个奇数级的移位寄存器单元提供4N级奇数级的信号输出(所使用的第一时钟信号为图3A中所示的时钟信号CK1、CK3、CK5、CK7，所使用的正扫时钟信号为图3A中所示的时钟信号CK8，所使用的反扫时钟信号为图3A中所示的时钟信号CK8)，通过N个偶数级的移位寄存器单元提供4N级偶数级的信号输出(所使用的第一时钟信号为图3A中所示的时钟信号CK2、CK4、CK6、CK8，所使用的正扫时钟信号为图3A中所示的时钟信号CK1，所使用的反扫时钟信号为图3A中所示的时钟信号CK1)，由此得到的扫描驱动电路能够同样能够实现连续8N级的扫描输出端逐级输出栅极开启电压，实现所预期的输出功能。

基于同样的发明构思，本公开的又一实施例提供了一种显示装置，该显示装置包括上述任意一种的扫描驱动电路。本公开实施例中的显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。基于扫描驱动电路所能取得的有益效果，该显示装置也能取得相同或相应的有益效果。

以上所述仅为本公开的较佳实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。