用于执行存储器阵列的同时多页读取的系统和方法与流程

本公开内容涉及用于增加存储器读取速度的系统和方法。
背景技术：
：存储器设备的用户重视能够往来于存储器设备进行信息传输的速度。例如，如果64千兆字节(“gb”)拇指驱动器或其他存储器设备的用户可以在5分钟而不是8-10分钟内传输拇指驱动器的所有内容，则更快的驱动器可能更有利于销售给消费者。尽管存储器制造商意识到增加传输速率(例如数据访问速率)的好处，但硅占用空间(realestate)是昂贵的，并且增加(而不是减少)存储器管芯的大小与实现更小的存储器占用面积的目标相反。附图说明所要求保护的主题的各种实施例的特征和优点将随着以下进行具体实施方式的描述并且参考附图而变得显而易见，其中相似的附图标记表示相似的部分，并且其中：图1是示出根据一个实施例的示例性系统的示意图，该系统同时提供对存储器阵列的多页读取以增加存储器的读取速度；图2是根据一个实施例的用于执行存储器的存储器阵列的同时多页读取(concurrentmultiplepageread)的系统的示例性简化图；图3是根据一个实施例的被配置为提供同时多页读取操作的示例性存储器管芯的简化图；图4是根据一个实施例的执行闪存的同时多页读取的示例性波形图；以及图5是根据一个实施例的执行存储器阵列的同时多页读取的示例性方法的高级逻辑流程图。尽管以下具体实施方式将参考示例性实施例进行，但是其许多替换、修改和变化对于本领域技术人员将是显而易见的。具体实施方式根据一个实施例，本文公开的系统和方法提高了可以读取存储器管芯或存储器系统中的存储器阵列的速度，而无需增加存储器管芯的占用面积。存储器的读取请求由存储器串行地接收(例如，一个接一个地)，并且存储器可以通过寻址和访问存储器单元页来满足存储器读取请求。如果可以同时访问多页存储器单元，则可以以更快的速度响应读取请求。具有多个编程级的存储器单元(例如，存储多个位)依赖于各种控制栅极和字线电压电平来读取存储器单元。因此，根据一个实施例，为了同时读取多页存储器单元，其中，每页包括一个或多个不同的编程级，存储器控制器包括第一字线控制逻辑单元，该第一字线控制逻辑单元包括第一电压调节器，并且存储器控制器包括第二字线控制逻辑单元，该第二字线控制逻辑单元包括第二电压调节器。根据一个实施例，响应于存储器读取请求，两个电压调节器使存储器控制器能够同时寻址和访问处于不同的编程级的多页存储器。根据一个实施例，考虑到关于扩展使用硅占用空间的问题，在阵列技术下方使用cmos制造第二电压调节器(和第二字线控制逻辑单元)(例如，在制造的存储器单元阵列下方或在制造存储器单元阵列之前制造第二电压调节器(和第二字线控制逻辑单元))。根据一个实施例，提供了一种存储器控制器。根据一个实施例，存储器控制器包括第一字线控制逻辑单元，用于产生第一电压电平以施加到存储器单元的存储器阵列的第一字线。根据一个实施例，存储器控制器包括第二字线控制逻辑单元，用于与第一字线控制逻辑单元产生第一电压电平同时地产生第二电压电平，以施加到存储器单元的存储器阵列的第二字线。根据一个实施例，提供了一种系统。该系统包括具有多个存储器单元的存储器阵列，其中，根据一个实施例，每个存储器单元用于存储与至少两位数据相对应的至少四个编程级。根据一个实施例，该系统包括存储器控制器。根据一个实施例，存储器控制器包括第一字线控制逻辑单元，用于产生第一电压电平以施加到存储器阵列的第一字线。根据一个实施例，存储器控制器包括第二字线控制逻辑单元，用于与第一字线控制逻辑单元产生第一电压电平同时地产生第二电压电平，以施加到存储器阵列的第二字线。根据一个实施例，提供了一种计算机可读储存设备。根据一个实施例，计算机可读储存设备存储当由一个或多个处理器执行时使得操作进行的指令。根据一个实施例，操作包括利用第一字线控制逻辑单元产生第一电压电平并同时利用第二字线控制逻辑单元产生第二电压电平。根据一个实施例，操作包括将第一电压电平施加到第一字线以读取存储器阵列中的第一页存储器单元，并且同时将第二电压电平施加到第二字线以读取存储器阵列中的第二页存储器单元。根据一个实施例，提供了一种方法。根据一个实施例，该方法包括利用第一字线控制逻辑单元产生第一电压电平并同时利用第二字线控制逻辑单元产生第二电压电平。根据一个实施例，方法包括将第一电压电平施加到第一字线以读取存储器阵列中的第一页存储器单元，并且同时将第二电压电平施加到第二字线以读取存储器阵列中的第二页存储器单元。图1示出了根据一个实施例的示例性系统100，该系统同时提供对存储器阵列的多页读取以增加存储器的读取速度。系统100可以对应于计算设备，包括但不限于服务器、工作站计算机、台式计算机、膝上型计算机、平板计算机(例如、等)、超便携式计算机、超移动计算机、上网本计算机和/或子笔记本计算机；移动电话，包括但不限于智能电话(例如，基于的电话、基于的电话、基于的电话等)和/或功能电话。根据一个实施例，系统100可以包括处理器102，处理器102通信地耦合到芯片组104、(一个或多个)外围设备106、固态驱动器(“ssd”)107和存储器108。根据一个实施例，处理器102、芯片组104、(一个或多个)外围设备106、固态驱动器107和存储器108通过一个或多个总线110通信地和/或物理地彼此耦合。根据一个实施例，处理器102可以对应于单核或多核通用处理器，诸如由公司等提供的那些处理器。根据一个实施例，芯片组104可以包括例如一组电子部件，其包括一个或多个总线110以便于系统的部件之间的通信，并且管理处理器102、固态驱动器107、存储器108和(一个或多个)外围设备106之间的数据流。根据一个实施例，(一个或多个)外围设备106可以包括例如：包括显示器、触摸屏显示器、打印机、辅助键盘、键盘等的用户接口设备，有线和/或无线通信逻辑单元，包括硬盘驱动器(“hdd”)、固态驱动器、可移动储存介质等的一个或多个储存设备。根据一个实施例，存储器108耦合到处理器102，并且被配置为响应于从处理器102接收的一个或多个指令，接收指令，接收地址，接收数据，以及向处理器102提供数据。根据一个实施例，存储器108可以是固态驱动器107的一部分或可以包括在固态驱动器107中。处理器102和固态驱动器107之间的通信可以使用各种硬件/通信协议中的一个或多个通过一个或多个总线110进行，各种硬件/通信协议包括但不限于scsi(小型计算机系统接口)、sas(串行连接scsi)、pcie(外围组件互连快速)、nvme(非易失性存储器快速)、sata(串行ata(高级技术附件))。根据一个实施例，存储器108可以是包括一个或多个存储器控制器和一个或多个存储器管芯的储存设备。根据一个实施例，存储器108可以是单个存储器管芯。根据一个实施例，存储器108被配置为通过执行存储器108的存储器阵列的多页读取来向处理器提供所请求的数据。根据一个实施例，存储器108可以是非易失性存储器，例如，不需要电力来维持储存介质存储的数据状态的储存介质。非易失性存储器可以包括但不限于nand闪存(例如，单级单元(“slc”)、多级单元(“mlc”)、四级单元(“qlc”)、三级单元(“tlc”)或某个其他nand)、nor存储器、固态存储器(例如，平面或三维(3d)nand闪存或nor闪存)、使用硫属化物相变材料(例如，硫属化物玻璃)的储存设备、可字节寻址的非易失性存储器设备、铁电存储器、硅-氧化物-氮化物-氧化物-硅(sonos)存储器、聚合物存储器(例如，铁电聚合物存储器)、可字节寻址的随机可存取3dxpointtm存储器、铁电晶体管随机存取存储器(fe-tram)、磁阻随机存取存储器(mram)、相变存储器(pcm、pram)、电阻存储器、铁电存储器(f-ram、feram)、自旋转移矩存储器(stt)、热辅助开关存储器(tas)、millipede存储器、浮动结栅极存储器(fjgram)、磁性隧道结(mtj)存储器、电化学电池(ecm)存储器、二元氧化物细丝单元存储器、界面开关存储器、电池后备的ram、奥氏存储器、纳米线存储器、电可擦除可编程只读存储器(eeprom)等。在一些实施例中，字节可寻址随机可存取3dxpointtm存储器可以包括无晶体管可堆叠交叉点架构，其中存储器单元位于字线和位线的交叉处并且可单独寻址，并且根据各种实施例，位存储基于体电阻的变化。根据一个实施例，存储器108包括存储器控制器112，其被配置为对存储器阵列114进行寻址、写入和读取。根据一个实施例，存储器控制器112被配置为执行存储器访问操作，例如，读取目标存储器单元和/或写入目标存储器单元、ecc检查操作和存储器单元恢复操作。根据一个实施例，存储器阵列114包括多个存储器单元，多个存储器单元是按照一个或多个存储器单元串(例如，列)、存储器单元页(例如，字线或行)、存储器单元块、存储器单元平面和存储器单元片(tile)进行组织的。根据一个实施例，存储器控制器112使用位线控制逻辑单元和字线控制逻辑单元来寻址和访问存储器阵列114。根据一个实施例，存储器控制器112包括控制多个位线118(单独地，例如，位线118a)的第一位线控制逻辑单元116，并且存储器控制器112包括控制多个位线122(单独地，例如，位线122a)的第二位线控制逻辑单元120。根据一个实施例，第一位线控制逻辑单元116和第二位线控制逻辑单元120各自包括用于禁止电压用于存储器阵列114的其各自部分(例如，平面)的控制器逻辑单元。根据一个实施例，存储器控制器112包括第一字线控制逻辑单元124，其将电压电平施加到多个字线126(单独地，例如，字线126a)。根据一个实施例，第一字线控制逻辑单元124包括第一电压调节器128，其产生一个或多个阈值电压以访问存储器阵列114内的存储器单元(例如，存储器单元130)。根据一个实施例，存储器控制器112包括第二字线控制逻辑单元132，其将电压电平施加到多个字线134(单独地，例如，字线134a)。根据一个实施例，第二字线控制逻辑单元132包括第二电压调节器136，其产生一个或多个阈值电压以访问存储器阵列114内的存储器单元(例如，存储器单元138)。根据一个实施例，第一字线控制逻辑单元124和第二字线控制逻辑单元132被配置为从存储器控制器112接收一个或多个目标字线地址并且同时选择或访问一个或多个字线以进行读取(或写入操作)。例如，第一字线控制逻辑单元124可以被配置为通过将来自第一电压调节器128的字线选择偏置电压耦合到一个或多个目标字线来选择目标字线。根据一个实施例，第一字线控制逻辑单元124可以被配置为通过将一个或多个目标字线与字线选择偏置电压去耦合和/或通过将字线取消选择偏置电压耦合到字线来取消选择一个或多个目标字线。根据一个实施例，第一字线控制逻辑单元124和第二字线控制逻辑单元132包括全局字线驱动器。根据一个实施例，第一字线控制逻辑单元124和第二字线控制逻辑单元132包括选择栅极源极(“sgs”)和选择栅极漏极(“sgd”)驱动器。根据一个实施例，第一电压调节器128和第二电压调节器136是字线(“wl”)调节器。根据一个实施例，存储器控制器112和存储器阵列114的配置的优点在于包括第一字线控制逻辑单元124和第二字线控制逻辑单元132使得存储器108能够同时访问存储器阵列114的多个页(例如，字线)。根据一个实施例，通过同时访问存储器阵列114的多个页，存储器控制器112和存储器108实现更快的随机读取时间(例如，减少的存储器访问时间)。根据一个实施例，如本文所使用的，存储器阵列114的随机读取是指用于读取存储器阵列114的全部或基本上全部的操作。第一字线控制逻辑单元124和第二字线控制逻辑单元132(更具体地，第一电压调节器128和第二电压调节器136)的配置使得存储器控制器112能够同时访问存储器阵列114中的多个页(例如，字线)的存储器单元，同时访问不同编程级的存储器单元。在slc和其他传统存储器配置中，每个存储器单元可以受限于存储具有逻辑0或逻辑1的两个可能状态的一位信息，因此单个电压调节器可以潜在地用于向与不同的位线集合相关联的例如多个字线提供电压电平。然而，在mlc、tlc、qlc和其他类型的多级单元存储器阵列中，每个存储器单元每单元存储多于一位并且可以被编程为具有多个编程级，并且单个电压基准被限于访问单个编程级(例如，单个阈值电压)。为了进一步说明多个字线电压调节器(例如，第一字线控制逻辑单元124和第二字线控制逻辑单元132)的益处，根据一个示例性实施例，提供了对nand闪存单元中的编程级的简要介绍。根据一个实施例，存储器单元130和138包括浮动栅，其存储影响并至少部分地限定用于构成存储器单元130和138的晶体管的阈值电压(“vth”)的电荷。根据一个实施例，如果存储器单元130和138是tlc存储器单元，则每个单元可编程为具有编程级l0、l1、l2、l3、l4、l5、l6和l7。根据一个实施例，tlc存储器单元可以被配置为存储代表高达3位二进制值的电荷。根据一个实施例，表1包括可以在存储器阵列114中实现的示例性tlc存储器单元(例如，存储器单元130、138)的编程级信息的示例。编程级编程电压阈值电压二进制值l013v-.5v111l115v.5v011l216v1.4v001l317v2.1v101l418v2.6v100l519v3.3v000l620v3.8v010l721v4.5v110表1根据一个实施例，表1的编程级包括l0、l1、l2、l3、l4、l5、l6和l7。根据一个实施例，存储器单元可以被配置为存储更多或更少的编程级。根据一个实施例，在表1中提供了可以施加到存储器单元的字线或控制栅极的、针对特定编程级的示例性编程电压电平。根据本技术的各种实施方式，编程电压、阈值电压和对应的数字值仅是数值的示例，并且可以使用其他数值。实际上，根据一个实施例，在编程操作期间将编程电压电平施加到存储器单元，并且在随后的验证操作中验证存储器单元的阈值电压。根据一个实施例，为了读取存储器单元，将等于或大于阈值电压的读取电压电平施加到存储器单元页以确定哪些存储器单元被编程到特定的一个编程级(例如，l0-l7)。如本文所公开的，编程状态和编程级可互换使用。根据一个实施例，存储器控制器112和存储器阵列114的配置的优点在于：在存储器108中包括多个电压调节器(例如，第一电压调节器128和第二电压调节器136)使得存储器108能够(例如，使用不同的阈值电压)同时地访问存储器阵列114内的处于多个编程级的多个页(例如，字线)。例如，根据一个实施例，第一电压调节器128可以向第一字线提供1.6v以读取被编程为处于编程级2的存储器单元，而第二电压调节器136可以向第二字线提供3.5v电压电平以读取被编程为处于编程级5的存储器单元。根据一个实施例，通过同时访问存储器阵列114的多个页，存储器控制器112和存储器108实现存储器阵列114的更快的随机读取时间。根据一个实施例，存储器控制器还可以包括附加逻辑单元，以便于存储器阵列操作并与处理器102、芯片组104和(一个或多个)外围设备106中的一个或多个的通信。根据一个实施例，存储器控制器112可以包括存储器控制器逻辑单元140、错误存储器142、感测电路144、ecc逻辑单元146、恢复逻辑单元148、参数存储器150和电流源152中的一个或多个。存储器控制器逻辑单元140可以被配置为执行与存储器控制器112相关联的操作。例如，存储器控制器逻辑单元140可以管理与处理器102的通信，并且可以被配置为识别与每个接收的存储器地址相关联的一个或多个目标字线(例如，在读取请求中)。根据一个实施例，错误存储器142包括存储器读取或访问失败的失败类型。根据一个实施例，感测电路144可以被配置为检测例如在读取操作期间通过存储器单元的电流量。根据一个实施例，ecc逻辑单元146被配置为向存储器控制器112提供错误检查功能。根据一个实施例，恢复逻辑单元148被配置为对由ecc146和/或存储器控制器逻辑单元140识别的相关存储器单元的打开失败和/或设置失败的恢复进行管理。参数存储器150被配置为存储要选择的相邻存储器单元的数量和与一系列恢复脉冲相关联的参数。根据一个实施例，要选择的相邻存储器单元的数量可以至少部分地基于失败类型、存储器阵列密度和/或可从电流源152获得的最大电流。根据一个实施例，电流源152向存储器108的一个或多个部分提供电流。根据一个实施例，为了便于以例如不同电压进行同时多页读取操作，存储器控制器112还可以包括重复的数模转换器(“dac”)以及第一字线控制逻辑单元124和第二字线控制逻辑单元132内的电压调节器，并可以包括第一位线控制逻辑单元116和第二位线控制逻辑单元120内的重复的禁止电压控制器逻辑单元，以支持同时多页读取操作。根据一个实施例，存储器阵列114可以在物理上和逻辑上组织成两个或多个存储器单元平面。根据一个实施例，存储器阵列114包括第一平面154和第二平面156，并且第一字线控制逻辑单元124被配置为访问第一平面154，而第二字线控制逻辑单元132被配置为访问第二平面156。根据一个实施例，第一平面154是平面0，并且第二平面156是平面1。根据一个实施例，存储器阵列114包括第三平面158和第四平面160，并且第一字线控制逻辑单元124被配置为访问第一平面154和第三平面158，而第二字线控制逻辑单元132被配置为访问第二平面156和第四平面160。根据一个实施例，第一平面154是平面0，第三平面158是平面1，第二平面156是平面2，并且第四平面160是平面3。根据一个实施例，存储器108包括第一平面154、第三平面158、第二平面156和第四平面160。根据一个实施例，存储器108包括多于四个平面或少于四个平面。根据一个实施例，这些平面能够实现对存储器阵列114的同时和/或相同的操作。根据一个实施例，每个平面包括多个存储块(未示出)，并且每个存储块包括多页存储器单元。根据一个实施例，存储块是可以擦除的最小单位的存储器单元。根据一个实施例，存储器单元页是可编程的最小单位的存储器单元。图2是根据一个实施例的用于执行存储器的存储器阵列的多页读取的系统200的示例性简化图。根据一个实施例，系统200是系统100的简化图示。根据一个实施例，系统200包括从处理器204接收读取请求的存储器202。根据一个实施例，存储器202包括存储器阵列206、第一字线控制逻辑单元208和第二字线控制逻辑单元210。根据一个实施例，存储器阵列206包括多个存储器单元(未示出)，其被组织成存储器阵列206中的页单位、块单位和平面单位。根据一个实施例，存储器阵列206包括第一平面212、第二平面214、第三平面216和第四平面218。根据一个实施例，第一平面212是存储器阵列206中的平面0，第二平面214是存储器阵列206中的平面1，第三平面216是存储器阵列206中的平面2，第四平面218是存储器阵列206中的平面3。根据一个实施例，第一字线控制逻辑单元208被配置为将第一页电压电平220施加到第一平面212或第二平面214。根据一个实施例，通过将第一页电压电平220施加到第一平面212或第二平面214，第一字线控制逻辑单元208访问存储器单元页以使得能够从存储器202读取来自第一平面212的页或来自第二平面214的页。根据一个实施例，第二字线控制逻辑单元210被配置为与第一字线控制逻辑单元208将第一页电压电平220施加到第一平面212或第二平面214同时地，将第二页电压电平222施加到第三平面216或第四平面218。根据一个实施例，通过将第二页电压电平222施加到第三平面216或第四平面218，第二字线控制逻辑单元210访问存储器单元页以使得能够从存储器202读取来自第三平面216或来自第四平面218的页。根据一个实施例，第一字线控制逻辑单元208响应于从处理器204接收到第一读取请求224，确定并施加第一页电压电平220。根据一个实施例，第一读取请求224包括第一页地址226。根据一个实施例，第二字线控制逻辑单元210响应于从处理器204接收到第二读取请求228，确定并施加第二页电压电平222。根据一个实施例，第二读取请求228包括第二页地址230。图3是根据本文描述的至少一个实施例的存储器管芯300的示例性简化侧视图，存储器管芯300被配置为提供同时多页读取操作，同时在阵列制造技术下方使用cmos来维持存储器管芯300的预先存在的尺寸。根据一个实施例，存储器管芯300是存储器108(图1中示出)和存储器202(图2中示出)的示例性实施方式。根据一个实施例，存储器管芯300包括设置在存储器阵列304顶部的金属线302(例如，位线)。根据一个实施例，存储器阵列304设置在字线控制逻辑单元306的顶部。根据一个实施例，字线控制逻辑单元306包括在存储器阵列304下方制造的第一电压调节器308和第二(页)电压调节器310。根据一个实施例，存储器管芯300包括长度或宽度312。根据一个实施例，通过在阵列制造下方或者在存储器阵列304下方使用cmos制造第二电压调节器310，长度或宽度312可以不受添加第二电压调节器310的影响。图4是根据一个实施例的执行闪存的多页读取的示例性波形图400。如图所示，根据一个实施例，使用第一电压调节器将第一电压电平402施加到第一平面或第二平面(例如，平面0或平面1)中的页。根据一个实施例，在波形图400中，在存储器单元读取时段404期间，第一电压电平402大于或等于编程级4(“l4”)存储器单元的阈值电压，并且小于编程级5(“l5”)存储器单元的阈值电压。如图所示，根据一个实施例，在存储器单元读取时段404期间，使用第二电压调节器将第二电压电平406施加到第三平面或第四平面(例如，平面2或平面3)中的页。根据一个实施例，在波形图400中，第二电压电平406用于从存储器单元页顺序读取多个编程级。根据一个实施例，在存储器单元读取时段404期间，将第二电压电平406生成为读取编程级1(“l1”)存储器单元、编程级3(“l3”)存储器单元、编程级5(“l5”)存储器单元和编程级7(“l7”)存储器单元的电压电平。图5是根据本文描述的至少一个实施例的用于执行存储器阵列的同时多页读取的示例性方法500的高级逻辑流程图。方法500开始于502。根据一个实施例，在504处，方法500包括利用第一字线控制逻辑单元产生第一电压电平并同时利用第二字线控制逻辑单元产生第二电压电平。根据一个实施例，在506处，方法500包括将第一电压电平施加到第一字线以读取存储器阵列中的第一页存储器单元并同时将第二电压电平施加到第二字线以读取存储器阵列中的第二页存储器单元。根据一个实施例，响应于接收到读取多个平面的命令或指令，执行产生第一电压电平并将其施加到第一字线及产生第二电压并将其施加到第二字线。例如，根据一个实施例，readpagemulti-plane命令或指令可以包括传送到存储器管芯内的命令寄存器(例如，在存储器控制逻辑单元内)的十六进制(0x00、0x32)字节。在一个实施例中，响应于读取请求，readpagemulti-plane命令使存储器管芯将六页或更多页数据排队并传送到高速缓存寄存器以便传送到芯片外。在一个实施例中，在接收到去往命令寄存器的启动命令(例如，0x00)时，readpagemulti-plane命令启动，readpagemulti-plane命令由传送到命令寄存器的多个存储器地址定义，并且readpagemulti-plane命令用去往命令寄存器的执行命令(例如，0x00)执行。在一个实施例中，一页存储器是8千字节的数据。方法500在508处结束。另外，已经参考上面的附图和所附的示例进一步描述了实施例的操作。一些附图可能包括逻辑流程。尽管本文呈现的这些附图可以包括特定的逻辑流程，但是可以理解，逻辑流程仅提供了可以如何实现本文描述的一般功能的示例。此外，除非另有指示，否则给定的逻辑流程不一定必须以所呈现的顺序执行。实施例不限于此上下文。本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例易于彼此组合以及易于进行变化和修改。因此，本公开内容应被视为包含这些组合、变化和修改。因此，本发明的广度和范围不应受任何上述示例性实施例的限制，而应仅根据下面权利要求及其等同变换来限定。本文中已经采用的术语和表述被用作描述的术语而非限制的术语，并且在使用这些术语和表述时，无意排除所示和所述特征(或其部分)的任何等同变换，并且应当认识到可以在权利要求的范围内进行各种修改。因此，权利要求旨在涵盖所有这些等同变换。本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例易于彼此组合以及易于进行变化和修改。因此，本公开内容应被视为包含这些组合、变化和修改。在整个说明书中对“一个实施例”、“实施例”或“实施方式”的引用意味着结合该实施例所描述的特定特征、结构或特性包括在至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语“在一个实施例中”或“在实施例中”不一定都指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。如在本文的任何实施例中所使用的，术语“逻辑单元”可以指代被配置为执行任何上述操作的应用程序、软件、固件和/或电路。软件可以具体化为记录在非暂时性计算机可读储存介质上的软件包、代码、指令、指令集和/或数据。固件可以具体化为在存储器设备中硬编码(例如，非易失性)的代码、指令或指令集和/或数据。如在本文的任何实施例中所使用的，“电路”可以包括例如单独的硬连线电路、可编程电路、状态机电路、逻辑单元和/或存储由可编程电路执行的指令的固件、以及其任何组合。电路可以具体化为集成电路，例如集成电路芯片。在一些实施例中，电路可以至少部分地形成在存储器控制器112内，存储器控制器112执行与本文描述的功能相对应的代码和/或指令集(例如，软件、固件等)，从而将通用处理器转换成专用处理环境以执行本文描述的一个或多个操作。在一些实施例中，存储器控制器电路或其他系统的各种组件和电路可以组合在片上系统(soc)架构中。可以在其上存储有指令的计算机可读储存设备中实现本文描述的操作的实施例，所述指令在由一个或多个处理器执行时执行所述方法。处理器可以包括例如处理单元和/或可编程电路。储存设备可以包括机器可读储存设备，其包括任何类型的有形、非暂时性储存设备，例如，包括软盘、光盘、光盘只读存储器(cd-rom)、可重写光盘(cd-rw)和磁光盘在内的任何类型的盘、半导体设备，例如只读存储器(rom)、随机存取存储器(ram)(例如动态ram和静态ram)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、闪存、磁卡或光卡、或适用于存储电子指令的任何类型的储存设备。在一些实施例中，可以使用硬件描述语言(hdl)来指定用于本文所述的各种逻辑单元和/或电路的电路和/或(一种或多种)逻辑单元实施方式。例如，在一个实施例中，硬件描述语言可以符合或兼容极高速集成电路(vhsic)硬件描述语言(vhdl)，该语言可以实现本文描述的一个或多个电路和/或逻辑单元的半导体制造。vhdl可以符合或兼容ieee标准1076-1987、ieee标准1076.2、ieee1076.1、vhdl-2006的ieeedraft3.0、vhdl-2008的ieeedraft4.0和/或其他版本的ieeevhdl标准和/或其他硬件描述标准。在一些实施例中，可以使用verilog硬件描述语言(hdl)来指定用于本文所述的各种逻辑单元和/或电路的电路和/或(一种或多种)逻辑单元实施方式。例如，在一个实施例中，hdl可以符合或兼容2011年7月7日的ieee标准62530-2011：systemverilog-统一硬件设计、规范和验证语言；2013年2月21日发布的ieee标准1800tm-2012：systemverilog-统一硬件设计、规范和验证语言的ieee标准；2006年4月18日的ieee标准1364-2005：verilog硬件描述语言的ieee标准和/或veriloghdl和/或systemverilog标准的其他版本。示例本公开内容的示例包括诸如如下所述的与改善存储器阵列读取速率有关的存储器控制器、方法和系统等主题。示例1.根据该示例，提供了一种存储器控制器。存储器控制器包括：第一字线控制逻辑单元，用于产生第一电压电平，以施加到存储器单元的存储器阵列的第一字线；以及第二字线控制逻辑单元，用于与第一字线控制逻辑单元产生第一电压电平同时地产生第二电压电平，以施加到存储器单元的存储器阵列的第二字线。示例2.该示例包括示例1的要素，其中，第一电压电平使得能够访问存储器单元中的存储第一编程级的第一存储器单元，其中，第二电压电平使得能够访问存储器单元中的存储第二编程级的第二存储器单元。示例3.该示例包括示例1的要素，其中，第一字线控制逻辑单元包括用于产生第一电压电平的第一电压调节器，其中，第二字线控制逻辑单元包括用于产生第二电压电平的第二电压调节器。示例4.该示例包括示例1的要素，其中，第一电压电平与第二电压电平无关。示例5.该示例包括示例1的要素，其中，第一字线提供对第一平面的存储器单元的访问，其中，第二字线提供对第二平面的存储器单元的访问。示例6.该示例包括示例1的要素，其中，存储器单元的存储器阵列包括至少四个平面的存储器单元，其中，第一字线控制逻辑单元耦合到存储器阵列以访问第一平面的存储器单元和第二平面的存储器单元，其中，第二字线控制逻辑单元耦合到存储器阵列以访问第三平面的存储器单元和第四平面的存储器单元。示例7.该示例包括示例1的要素，其中，第一字线控制逻辑单元和第二字线控制逻辑单元至少部分地被制造在存储器阵列下方的管芯中。示例8.该示例包括示例1的要素，其中，每个存储器单元存储至少四个编程级，并且四个编程级中的每一个编程级是利用四个阈值电压电平中的一个阈值电压电平读取的。示例9.该示例包括示例1的要素，其中，第一字线控制逻辑单元和第二字线控制逻辑单元的同时操作使得能够减少存储器阵列的随机读取时间。示例10.该示例包括示例1的要素，其中，每个存储器单元存储多个编程级中的一个，所述多个编程级对应于至少两位数据，其中，所述第一字线控制逻辑单元利用第一电压电平访问处于多个编程级中的第一编程级的第一多页的存储器单元，其中，第二字线控制逻辑单元利用第二电压电平访问处于多个编程级中的第二编程级的第二多页存储器单元。示例11.根据该示例，提供了一种系统。该系统包括：具有多个存储器单元的存储器阵列，其中，每个存储器单元用于存储与至少两位数据相对应的至少四个编程级。该系统包括存储器控制器，所述存储器控制器具有：第一字线控制逻辑单元，用于产生第一电压电平，以施加到存储器阵列的第一字线；以及第二字线控制逻辑单元，用于与第一字线控制逻辑单元产生第一电压电平同时地产生第二电压电平，以施加到存储器阵列的第二字线。示例12.该示例包括示例11的要素，其中，该系统是台式计算机、膝上型计算机、智能电话、移动设备和计算机网络设备之一。示例13.该示例包括示例11的要素，还包括处理器、芯片组和一个或多个外围设备中的一个或多个。示例14.该示例包括示例11的要素，其中，存储器阵列和存储器控制器包括在单个存储器管芯中。示例15.该示例包括示例11的要素，其中，第一电压电平使得能够访问多个存储器单元中的存储至少四个编程级中的第一编程级的第一存储器单元，其中，第二电压电平使得能够访问多个存储器单元中的存储至少四个编程级中的第二编程级的第二存储器单元。示例16.该示例包括示例11的要素，其中，第一字线控制逻辑单元包括用于产生第一电压电平的第一电压调节器，其中，第二字线控制逻辑单元包括用于产生第二电压电平的第二电压调节器。示例17.该示例包括示例11的要素，其中，存储器阵列包括至少四个平面的多个存储器单元，其中，第一字线控制逻辑单元耦合到存储器阵列以访问第一平面的多个存储器单元和第二平面的多个存储器单元，其中，第二字线控制逻辑单元耦合到存储器阵列以访问第三平面的多个存储器单元和第四平面的多个存储器单元。示例18.该示例包括示例11的要素，其中，第一字线控制逻辑单元和第二字线控制逻辑单元的同时操作使得能够减少存储器阵列的随机读取时间。示例19.根据该示例，提供了一种计算机可读储存设备。计算机可读储存设备存储当由一个或多个处理器执行时使得操作进行的指令。这些操作包括利用第一字线控制逻辑单元产生第一电压电平并同时利用第二字线控制逻辑单元产生第二电压电平；以及将第一电压电平施加到第一字线以读取存储器阵列中的第一页存储器单元，并且同时将第二电压电平施加到第二字线以读取存储器阵列中的第二页存储器单元。示例20.该示例包括示例19的要素，其中，每个存储器单元存储对应于多位数据的多个编程级，该操作还包括利用第一电压电平读取存储器阵列中的处于多个编程级中的第一编程级的第一页存储器单元；以及利用第二电压电平读取存储器阵列中的处于第二编程级的第二页存储器单元。示例21.该示例包括示例19的要素，其中，第一字线控制逻辑单元包括用于产生第一电压电平的第一电压发生器，其中，第二字线控制逻辑单元包括用于产生第二电压电平的第二电压发生器。示例22.根据该示例，提供了一种方法。该方法包括：利用第一字线控制逻辑单元产生第一电压电平并同时利用第二字线控制逻辑单元产生第二电压电平；以及将第一电压电平施加到第一字线以读取存储器阵列中的第一页存储器单元，并且同时将第二电压电平施加到第二字线以读取存储器阵列中的第二页存储器单元。示例23.该示例包括示例22的要素，其中，每个存储器单元存储对应于多位数据的多个编程级，其中，所述要素还包括利用第一电压电平读取存储器阵列中的处于多个编程级中的第一编程级的第一页存储器单元，以及利用第二电压电平读取存储器阵列中的处于多个编程级中的第二编程级的第二页存储器单元。示例24.该示例包括示例23的要素，其中，第一页存储器单元在第一平面或第二平面内，其中，第二页存储器单元在第三平面或第四平面内。示例25.该示例包括示例24的要素，其中，第一平面是平面0，第二平面是平面1，第三平面是平面2，并且第四平面是平面3。示例26.该示例包括示例23的要素，其中，多个编程级包括至少七个编程级。示例27.该示例包括示例26的要素，其中，至少七个编程级中的每一个编程级是利用至少七个阈值电压电平中的一个阈值电压电平访问的。示例28.该示例包括示例22的要素，其中，第一字线控制逻辑单元包括用于产生第一电压电平的第一电压发生器，其中，第二字线控制逻辑单元包括用于产生第二电压电平的第二电压发生器。示例29.根据该示例，提供了一种存储器控制器。存储器控制器包括：用于利用第一字线控制逻辑单元产生第一电压电平并同时利用第二字线控制逻辑单元产生第二电压电平的模块；以及用于将第一电压电平施加到第一字线以读取存储器阵列中的第一页存储器单元，并且同时将第二电压电平施加到第二字线以读取存储器阵列中的第二页存储器单元的模块。示例30.该示例包括示例29的要素，其中，每个存储器单元存储对应于多位数据的多个编程级，其中，所述存储器控制器还包括：用于利用第一电压电平读取存储器阵列中的处于多个编程级中的第一编程级的第一页存储器单元的模块；以及用于利用第二电压电平读取存储器阵列中的处于多个编程级中的第二编程级的第二页存储器单元的模块。示例31.该示例包括示例30的要素，其中，第一页存储器单元在第一平面或第二平面内，其中，第二页存储器单元在第三平面或第四平面内。示例32.该示例包括示例31的要素，其中，第一平面是平面0，第二平面是平面1，第三平面是平面2，并且第四平面是平面3。示例33.该示例包括示例30的要素，其中，多个编程级包括至少七个编程级。示例34.该示例包括示例33的要素，其中，至少七个编程级中的每一个编程级是利用至少七个阈值电压电平中的一个阈值电压电平访问的。示例35.该示例包括示例29的要素，其中，第一字线控制逻辑单元包括用于产生第一电压电平的第一电压发生器，其中，第二字线控制逻辑单元包括用于产生第二电压电平的第二电压发生器。示例36.根据该示例，提供了示例11至17中任一个所述的系统，还包括处理器电路。示例37.根据该示例，提供了一种设备，包括用于执行示例22至28中任一示例所述的方法的模块。示例38.根据该示例，提供了一种计算机可读储存设备，其上存储有指令，所述指令在由一个或多个处理器执行时进行包括根据示例22至28中任一个所述的方法的操作。本文中已经采用的术语和表述被用作描述的术语而非限制的术语，并且在使用这些术语和表述时，无意排除所示和所述特征(或其部分)的任何等同变换，并且应当认识到可以在权利要求的范围内进行各种修改。因此，权利要求旨在涵盖所有这些等同变换。当前第1页12