一种减小EEPROM存储器面积的方法与流程

本发明属于集成电路技术领域，具体来讲，属于独立的eeprom芯片设计和以eeprom为ip核的相关芯片设计的技术领域。

背景技术：

现今，eeprom已成为消费电子，手机，汽车电子，以及射频识别标签以及卡类芯片领域应用非常广泛的非挥发性存储器，它用来存储识别码或其他数据，eeprom的容量可以从几比特到几万比特。

在eeprom存储器设计中，速度、功耗和面积是三个最基本也是最关键的设计指标。一个典型的eeprom电路包括：ee_cellarray、数字同步控制逻辑、行/列译码电路、读电路、高压电荷泵、读/写切换电路，以及时钟产生器和电源管理电路。

eeprom电路的典型结构如图1所示。1)数字同步控制逻辑电路是eeprom工作的控制模块，其主要的作用是接收系统发出的指令，在解析系统指令后，对各个功能模块发出更具体的操作指令,协调完成读/写操作；2)读电路是读操作核心模块，其主要由灵敏放大器(senseamplifier-sa)组成,根据ee_cellarray架构，如果需要同时并行输出16位数据，则需要采用由16个并列的灵敏放大器组成的阵列(sa_array)；3)行/列译码器用于地址译码，选定需要操作的存储单元。为了减小面积与延时,译码器通常采用分步译码的方式搭建电路；4)读/写切换电路主要由电平移位电路与电压选择模块组成；5)ee_cell数据改写的基本原理是fn隧穿，其需要工作在大于15.5v的高压电场下。

eeprom设计的核心问题之一即是ee_cell的布局，其直接影响了eeprom存储器的性能和面积。在图2中，同一page中所有存储单元的字线wl短接，不同page相同地址的存储单元的位线bl短接。字线wl共计16根，分别编号为：wl0、wl1、…、wl15；位线共计64根，分别编号为bl0、bl1、…、bl63。在该ee_cell阵列上下左右四个方向分别布置了一列dummy单元，dummy单元起到了保护ee_cell和提高ee_cell性能可靠性的目的，但是阵列上下方向分别布置的一列dummy单元和一列存储单元的面积相同，这样就增加了存储模块的总体面积。

技术实现要素：

为了减小存储模块的面积，本发明提出一种减小上下dummy阵列的方法。本方法通过减小dummy阵列的方法，从而可以有效缩小存储模块面积。这种方法即减小了存储模块的面积，缩减的dummy阵列同样也可以起到保护存储阵列和提高可靠性的作用。

附图说明

图1为eeprom电路的典型结构图。

图2为普通ee存储阵列图。

图3为缩减dummy后ee存储阵列图。

具体实施方式

以下根据图2和图3，具体说明较佳实施例。

如图2所示，正常dummy阵列和ee_cell阵列结构相同，由cg管，sg管和bsg管组成，这几种管子都是由高压工艺器件组成的。

如图3所示，本发明提出的缩减上下dummy阵列的方法，由于dummy阵列没有功能，所以可以删除上下dummy阵列中的cg管和bsg管，只保留sg管。这样就减小整个ee存储阵列的面积，同时，只保留sg管的dummy也同样起到保护ee阵列和增加可靠性的作用。

我们以smic0.13um工艺上，1kbits存储阵列为例，用普通dummy阵列和ee_cell阵列结构，ee存储阵列面积为1836.792平方微米；缩减后的dummy阵列和ee_cell阵列结构，ee存储阵列面积为1730.48平方微米；面积减小了106平方微米。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本发明的范例，但应当认识到上述的描述不应被认为是对本发明的限制。

技术特征：

技术总结
现今，EEPROM已成为消费电子，手机，汽车电子，以及射频识别标签以及卡类芯片领域应用非常广泛的非挥发性存储器，它用来存储识别码或其他数据，EEPROM的容量可以从几比特到几万比特。为了减小存储模块的面积，本发明提出一种减小上下dummy阵列的方法。本方法通过减小dummy阵列的方法，从而可以有效缩小存储模块面积。这种方法即减小了存储模块的面积，缩减的dummy阵列同样也可以起到保护存储阵列和提高可靠性的作用。

技术研发人员：韦强;张建伟
受保护的技术使用者：上海明矽微电子有限公司;张建伟
技术研发日：2019.09.12
技术公布日：2019.11.08