技术特征：
1.一种读出电路，其特征在于，包括：第一隔离单元，被配置为，基于隔离信号，将位线连接至读出位线；第二隔离单元，被配置为，基于所述隔离信号，将互补位线连接至互补读出位线；第一pmos管，连接在第一信号端和所述读出位线之间，且具有连接到所述互补读出位线的控制端子；第二pmos管，连接在所述第一信号端和所述互补读出位线之间，且具有连接到所述读出位线的控制端子；第一nmos管，连接在第二信号端和所述位线之间，且具有连接到所述互补读出位线的控制端子；第二nmos管，连接在第二信号端和所述互补位线之间，且具有连接到所述读出位线的控制端子；其中，所述第一信号端用于接收第一电平信号，所述第二信号端用于接收所述第一电平信号或第二电平信号，所述第一电平信号的电压大于所述第二电平信号的电压。2.根据权利要求1所述的读出电路，其特征在于，还包括：预充电模块，被配置为，基于预充电信号，将所述位线、所述读出位线、所述互补位线和所述互补读出位线预充电至预设电压。3.根据权利要求2所述的读出电路，其特征在于，所述预充电模块包括：第一预充电单元，被配置为，基于所述预充电信号预充所述位线和所述互补位线至所述预设电压；第二预充电单元，被配置为，基于所述预充电信号预充所述读出位线或所述互补读出位线至所述预设电压。4.根据权利要求3所述的读出电路，其特征在于，还包括：均衡单元，被配置为基于均衡信号，将所述读出位线连接至所述互补读出位线。5.根据权利要求3所述的读出电路，其特征在于，所述第一预充电单元包括：第一预充电mos管，一端子连接所述位线，另一端子用于接收所述预设电压，控制端子用于接收所述预充电信号，所述第一预充电mos管被配置为基于所述预充电信号导通；第二预充电mos管，一端子连接所述互补位线，另一端子用于接收所述预设电压，控制端子用于接收所述预充电信号，所述第二预充电mos管被配置为基于所述预充电信号导通。6.根据权利要求5所述的读出电路，其特征在于，所述第一预充电mos管用于接收所述预设电压的端子与所述第二预充电mos管用于接收所述预设电压的端子相连接，且所述第一预充电mos管和所述第二预充电mos管设置在同一有源区中。7.根据权利要求5所述的读出电路，其特征在于，所述第一预充电mos管的控制端子与所述第二预充电mos管的控制端子相连接。8.根据权利要求4所述的读出电路，其特征在于，所述第二预充电单元包括第三预充电mos管，所述均衡单元包括均衡mos管；所述第三预充电mos管，一端子连接所述读出位线或所述互补读出位线，另一端子用于接收所述预设电压，控制端子用于接收所述预充电信号，所述第三预充电mos管被配置为基于所述预充电信号导通；所述均衡mos管，连接在所述读出位线和所述互补读出位线之间，且具有接收所述均衡
信号的控制端子。9.根据权利要求3所述的读出电路，其特征在于，所述预充电信号包括第一预充电信号和第二预充电信号，其中，所述第一预充电单元，被配置为，基于所述第一预充电信号预充所述位线和所述互补位线至所述预设电压；所述第二预充电单元，被配置为，基于所述第二预充电信号预充所述读出位线或所述互补读出位线至所述预设电压。10.根据权利要求9所述的读出电路，其特征在于，所述预设电压包括第一预设电压和第二预设电压，其中，所述第一预充电单元，被配置为，基于所述第一预充电信号预充所述位线和所述互补位线至所述第一预设电压；所述第二预充电单元，被配置为，基于所述第二预充电信号预充所述读出位线或所述互补读出位线至所述第二预设电压。11.一种数据读出方法，其特征在于，包括依次执行的第一读出阶段、数据共享阶段和第二读出阶段，其中，在所述第一读出阶段，向第一pmos管和第二pmos管所连接的第一信号端提供第一电平信号，向第一pmos管和第二pmos管所连接的第二信号端提供所述第一电平信号；在所述数据共享阶段，导通目标存储单元所连接的字线；在所述第二读出阶段，提供隔离信号，并向所述第一信号端提供所述第一电平信号，向所述第二信号端提供第二电平信号，所述第一电平信号的电压大于所述第二电平信号的电压。12.根据权利要求11所述的数据读出方法，其特征在于，在所述第一读出阶段之前，还包括：预充电阶段，其中，在所述预充电阶段，提供预充电信号，对所述位线、所述读出位线、所述互补位线和所述互补读出位线预充电至预设电压。13.根据权利要求12所述的数据读出方法，其特征在于，所述预充电阶段包括：提供隔离信号，通过第一隔离单元将所述位线连接至所述读出位线，通过第二隔离单元将所述互补位线连接至所述互补读出位线；提供均衡信号，通过均衡单元将所述读出位线连接至所述互补读出位线；提供预充电信号，通过第一预充电单元和/或第二预充电单元，对所述位线、所述读出位线、所述互补位线和所述互补读出位线预充电。14.根据权利要求12所述的数据读出方法，其特征在于，所述第一读出阶段还包括：提供均衡信号，将所述读出位线连接至所述互补读出位线。15.一种存储器，包括存储单元和互补存储单元，其特征在于，应用权利要求1～10任一项读出电路，其中，所述存储单元通过位线连接所述读出电路，所述互补存储单元通过互补位线连接所述读出电路。
技术总结
本申请实施例涉及半导体电路设计领域，特别涉及一种读出电路和数据读出方法，包括：第一隔离单元被配置为基于隔离信号将位线连接至读出位线；第二隔离单元被配置为基于隔离信号将互补位线连接至互补读出位线；第一PMOS管连接在第一信号端和读出位线之间，且具有连接到互补读出位线的控制端子；第二PMOS管连接在第一信号端和互补读出位线之间，且具有连接到读出位线的控制端子；第一NMOS管连接在第二信号端和位线之间，且具有连接到互补读出位线的控制端子；第二NMOS管连接在第二信号端和互补位线之间，且具有连接到读出位线的控制端子，本申请实施例在不多引入偏移消除MOS管的前提下，以消除读出电路中的偏移噪声，有利于DRAM集成度的提高。集成度的提高。集成度的提高。
技术研发人员：池性洙
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.09.15
技术公布日：2023/3/16