字线驱动电路、字线驱动方法和存储器与流程

本公开涉及半导体电路设计领域，特别涉及一种字线驱动电路、字线驱动方法和存储器。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)的作用原理是利用电容内存储电荷的多少来代表一个二进制比特是1还是0，其中，电容的选中是通过与电容串联的晶体管控制的，而晶体管的选中则通过字线和位线来控制。

2、dram在字线的驱动过程中，处于等待状态的子字线驱动电路中pmos的栅源电压差较大，存在比较严重的pmos漏电问题，从而降低子字线驱动电路的可靠性。

3、如何降低子字线驱动电路的泄漏电流，是当下亟待解决的技术问题。

技术实现思路

1、本公开实施例提供一种字线驱动电路、字线驱动方法和存储器，当子字线驱动电路处于等待状态时，减少子字线驱动电路的泄漏电流，以提高子字线驱动电路的可靠性。

2、本公开实施例提供了一种字线驱动电路，包括：驱动反相器，输入端用于接收字线控制信号，输出端用于输出字线驱动信号，字线驱动信号用于驱动至少一个子字线驱动器；子字线驱动器包括第一输入端、第二输入端、第三输入端和输出端，第一输入端用于接收字线驱动信号，第二输入端用于接收第一驱动信号，第三输入端用于接收字线关闭电压，输出端用于连接字线；子字线驱动器被配置为，基于第一输入端输入的数据，将第二输入端输入的数据或第三输入端输入的数据同步至输出端；第一控制模块，输出端连接第二输入端，被配置为，基于第一控制信号上拉第一驱动信号；第二控制模块，输出端连接第二输入端，被配置为，基于第一控制信号下拉第一驱动信号，且对第一驱动信号的电压下拉速率满足预设值；第一控制模块和第二控制模块基于第一控制信号的不同电平启动。

3、在驱动阶段，第一控制模块基于第一控制信号上拉第一驱动信号，字线驱动信号控制子字线驱动器将第二输入端输入的数据同步至字线，即将上拉后的第一驱动信号传输至字线，以导通相应字线；在由驱动阶段转入等待阶段的过程中，字线驱动信号控制子字线驱动器将第三输入端输入的数据同步至字线，即将字线关闭电压传输至字线，以关闭相应字线，第二控制模块基于第一控制信号下拉第一驱动信号，此时，子字线驱动器第一输入端接收的字线驱动信号为高电平，第二输入端接收的第一驱动信号为低电平，第一输入端和第二输入端存在电压差，通过第二控制模块对第一驱动信号的电压下拉速率的限制，使得第一驱动信号在等待阶段呈现一个缓慢下降的趋势，从而降低子字线驱动器在等待过程中，第一输入端和第二输入端之间的平均电压差，从而减小子字线驱动电路的泄漏电流，以提高子字线驱动电路的可靠性。

4、另外，第一驱动信号的电压下拉速率的预设值为：电压下拉速率小于5v/ns。

5、另外，子字线驱动器，包括：驱动pmos管和第一驱动nmos管；第一驱动nmos管的栅极和驱动pmos管的栅极相连，作为第一输入端；驱动pmos管的源极作为第二输入端；第一驱动nmos管的漏极作为第三输入端；驱动pmos管的漏极和第一驱动nmos管的源极作为输出端；在等待阶段，驱动pmos管的栅极接收的字线驱动信号为高电平，源极接收的第一驱动信号为低电平，驱动pmos管存在栅极和源极的泄漏电流，通过第二控制模块对第一驱动信号的电压下拉速率的限制，使得第一驱动信号在等待阶段呈现一个缓慢下降的趋势，从而降低在等待阶段过程中，驱动pmos管的栅极和源极的平均电压差，从而减小驱动pmos管的泄漏电流，以提高子字线驱动电路的可靠性。

6、另外，字线驱动电路，还包括：控制反相器和第二驱动nmos管；控制反相器的输入端用于接收第二控制信号，输出端用于输出第二驱动信号；第二驱动nmos管的漏极和第一驱动nmos管的漏极相连；第二驱动nmos管的栅极用于接收第二驱动信号；第二驱动nmos管的源极用于连接字线；通过第二驱动mos管对字线电压的同步下拉，以提高对字线电位的下拉速率。

7、另外，第一控制模块包括：第一mos管，第二控制模块包括：第二mos管；第一mos管的漏极和第二mos管的源极相连，且连接第二输入端，第一mos管的栅极和第二mos管的栅极相连，且用于接收第一控制信号，第一mos管的源极用于接收字线开启电压，第二mos管的漏极接地；第二mos管导通时，对第一驱动信号的电压下拉速率满足预设值；通过限定第二mos管导通时对第一驱动信号的下拉速率，实现第二控制模块对第一驱动信号的下拉速率。

8、另外，第一控制模块包括：第一mos管，第二控制模块包括第二mos管和第三mos管；第一mos管的漏极和第三mos管的源极相连，且连接第二输入端，第三mos管的漏极和第二mos管的源极相连，第一mos管的栅极和第二mos管的栅极相连，且用于接收第一控制信号，第一mos管的源极用于接收字线开启电压，第二mos管的漏极接地，第三mos管的栅极用于接收浮动控制信号；在相同过驱动电压下，第三mos管的信号导通能力小于第二mos管的信号导通能力，且第二mos管和第三mos管共同导通时，对第一驱动信号的电压下拉速率满足预设值；通过新增第三mos管，在相同过驱动电压下，第三mos管的信号导通能力小于第二mos管的信号导通能力，当第三mos管导通时，延缓第二mos管对第一驱动信号fxt的电压下拉速率，实现第二控制模块对第一驱动信号的下拉速率，另外，通过第三mos管，避免当第一nmos管导通时，第二nmos管栅极和源极之间的电压差过大而损坏。

9、另外，第一mos管为pmos，第二mos管为nmos。

10、另外，第三mos管为nmos。

11、另外，驱动反相器包括：子驱动pmos管和子驱动nmos管；子驱动pmos管的源极用于接收第一电源电压，子驱动nmos管的漏极用于接收第二电源电压，子驱动pmos管的漏极和子驱动nmos管的源极相连，用于输出字线驱动信号，子驱动pmos管的栅极和子驱动nmos管的栅极相连，用于接收字线控制信号；第一电源电压和第二电源电压中，其中一者为高电平电压，另一者为低电平电压。

12、另外，控制反相器包括：控制pmos管和控制nmos管；控制pmos管的源极用于接收第三电源电压，控制nmos管的漏极用于接收第四电源电压，控制pmos管的漏极和控制nmos管的源极相连，用于输出第二驱动信号，控制pmos管的栅极和控制nmos管的栅极相连，用于接收第二控制信号；第三电源电压和第四电源电压中，其中一者为高电平电压，另一者为低电平电压。

13、另外，高电平电压为字线驱动电路所属存储器的内部电源电压或字线开启电压，低电平电压为0或字线关闭电压。

14、另外，低电平电压和高电平电压由外部电压提供。

15、本公开实施例还提供了一种字线驱动方法，应用于上述字线驱动电路，包括：在驱动阶段，提供字线控制信号，将第二输入端输入的数据同步至输出端，同时提供第一控制信号使能第一控制模块上拉第一驱动信号；在等待阶段，停止提供字线控制信号，将第三输入端输入的数据同步至输出端，同时提供第一控制信号使能第二控制模块下拉第一驱动信号，第二控制模块对第一驱动信号的电压下拉速率满足预设值。

16、在驱动阶段，第一控制模块基于第一控制信号上拉第一驱动信号，字线驱动信号控制子字线驱动器将第二输入端输入的数据同步至字线，即将上拉后的第一驱动信号传输至字线，以导通相应字线；在由驱动阶段转入等待阶段的过程中，字线驱动信号控制子字线驱动器将第三输入端输入的数据同步至字线，即将字线关闭电压传输至字线，以关闭相应字线，第二控制模块基于第一控制信号下拉第一驱动信号，此时，子字线驱动器第一输入端接收的字线驱动信号为高电平，第二输入端接收的第一驱动信号为低电平，第一输入端和第二输入端存在电压差，通过第二控制模块对第一驱动信号的电压下拉速率的限制，使得第一驱动信号在等待阶段呈现一个缓慢下降的趋势，从而降低子字线驱动器在等待过程中，第一输入端和第二输入端之间的平均电压差，从而减小子字线驱动电路的泄漏电流，以提高子字线驱动电路的可靠性。

17、另外，字线驱动方法，还包括：在驱动阶段，提供第二控制信号，以关闭第二驱动mos管；在等待阶段，提供第二控制信号，以打开第二驱动mos管同时对字线电位进行下拉。

18、本公开实施例还提供了一种存储器，应用上述字线驱动电路进行存储器中的字线控制。