非选定子块源极线和位线进行预充电以减少读取干扰的制作方法

1.本公开的实施例大体上涉及存储器子系统，并且更具体地说，涉及非选定子块源极线和位线进行预充电以减少读取干扰。


背景技术：

2.存储器子系统可包含存储数据的一或多个存储器装置。所述存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可使用存储器子系统以在存储器装置处存储数据并且从存储器装置检索数据。


技术实现要素：

3.根据本技术的方面，提供一种存储器装置。所述存储器装置包括：非选定子块，其包括：位线；漏极选择(sgd)晶体管，其与所述位线耦合；源极电压线；源极选择(sgs)晶体管，其与所述源极电压线耦合；以及多个字线，其与存储器单元串的栅极耦合，其中所述存储器单元串包括耦合在所述sgs晶体管与所述sgd晶体管之间的沟道；以及控制逻辑，其操作性地与所述非选定子块耦合，所述控制逻辑执行包括以下各项的操作：在将所述多个字线从接地电压斜变到与非选定字线相关联的通过电压时，使所述sgd晶体管和所述sgs晶体管导通以准备读取操作；在使所述多个字线斜变时，通过将所述位线和所述源极电压线上的电压斜变到大于源极读取电压电平的目标电压来使所述沟道进行预充电；以及响应于所述多个字线达到所述通过电压，使所述sgd晶体管和所述sgs晶体管关断，以使所述沟道在所述读取操作期间预充电到所述目标电压。
4.根据本技术的另一方面，提供一种方法。所述方法包括：在使与存储器单元串的栅极耦合的多个字线从接地电压斜变到与非选定字线相关联的通过电压时，使与位线耦合的漏极选择(sgd)晶体管导通以准备读取操作；在使所述多个字线斜变时，使与源极电压线耦合的源极选择(sgs)晶体管导通，其中所述存储器单元串耦合在所述sgd晶体管与所述sgs晶体管之间并且属于非选定子块；在使所述多个字线斜变时，通过将所述位线和所述源极电压线上的电压斜变到大于源极读取电压电平的目标电压来使所述存储器单元串的沟道进行预充电；以及响应于所述多个字线达到所述通过电压，使所述sgd晶体管和所述sgs晶体管关断，以使所述沟道在所述读取操作期间预充电到所述目标电压。
5.根据本技术的又一方面，提供一种方法。所述方法包括：在使与存储器单元串的栅极耦合的多个字线从接地电压斜变到与非选定字线相关联的通过电压时，使与位线耦合的漏极选择(sgd)晶体管导通以准备读取操作；在使所述多个字线斜变时，使与源极电压线耦合的源极选择(sgs)晶体管导通，其中所述存储器单元串耦合在所述sgd晶体管与所述sgs晶体管之间并且属于非选定子块；在使所述多个字线斜变时，通过将所述位线和所述源极电压线上的电压斜变到大于源极读取电压电平的目标电压来使所述存储器单元串的沟道进行预充电；以及响应于所述多个字线达到所述通过电压：使所述sgd晶体管和所述sgs晶体管关断，以使所述沟道在所述读取操作期间预充电到所述目标电压；并且在使所述sgs晶
体管关断之后，使所述源极电压线放电到所述源极读取电压电平。
附图说明
6.从下文给出的详细描述和本公开的一些实施例的附图将更充分地理解本公开。
7.图1a示出根据一些实施例的包含存储器子系统的实例计算系统。
8.图1b为根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
9.图2是根据实施例的可在参考图1b所描述的类型的存储器中使用的存储器单元阵列的部分的示意图。
10.图3a为根据至少一些实施例的存储器单元阵列的两个片段的示意图，其中选定片段和非选定片段共享字线。
11.图3b为图3a的两个子块的经修改示意图，其中示出根据至少一些实施例的与选择选定子块中的字线相关联的读取信号源以及对非选定子块的潜在读取干扰。
12.图4为根据至少一些实施例的在非选定子块内具有共同沟道的存储器单元串的一系列侧视图，其示出非选定子块源极线和位线进行预充电以减少读取干扰的方法。
13.图5为示出根据各种实施例的控制非选定子块的各种组件的信号波形的图形。
14.图6为根据至少一些实施例的非选定子块源极线和位线进行预充电以减少读取干扰的实例方法的流程图。
15.图7为本公开的实施例可以在其中操作的实例计算机系统的框图。
具体实施方式
16.本公开的实施例涉及非选定子块源极线和位线进行预充电以减少读取干扰。在某些存储器装置中，采用片段式选择栅极源极(sgs)架构，使得可单独地选择子块的物理片段以对其进行编程或从其读取数据。最初，这种片段式sgs(或ssgs)架构用于缓解电场协助(fowler-nordheim)(f-n)隧穿读取干扰。然而，在连接到同一物理块的非选定字线的未编程或已擦除单元中仍可能发生一种读取干扰，但是所述读取干扰更可能在与选定子块共享字线的非选定子块中的单元中发生。在此，可以理解非选定子块位于与选定子块不同的物理片段中。当施加到位线(例如，数据线)的电压在导通漏极选择晶体管和源极选择晶体管的同时斜变时，子块被“选择”，以便可以读取选定字线处的存储器单元。
17.在读取操作期间，非选定字线可以斜变甚至高于选定字线电压，使得穿过隧道氧化层的电场变得高，并且可能使得电子从非选定字线的衬底沟道隧穿到存储器单元的栅极。被擦除单元的阈值电压增加，并且在严重情况下，单元被无意地编程，这是由读取操作引起的干扰。
18.关于ssgs架构子块内的读取操作，子块的字线在沟道浮置后的电压通过(vpass)斜升期间升压，例如以进一步使沟道升压并且防止f-n隧穿。例如，沟道可以是与子块内的存储器单元串共享的共同沟道。ssgs内的子块的沟道电位(v
channel
)可以通过发送到源极选择线和漏极选择线(sgs/sgd)的信号的定时来调制，所述源极选择线和漏极选择线耦合到sgs/sgd晶体管。然而，挑战在于，字线阻容性(rc)变化、sgs/sgd晶体管阈值电压(vt)差异以及sgs/sgd阻容性变化使得难以准确控制沟道电位。无法控制沟道电位会引起热载流子
注入到沟道中的情况(或“热电子(hot-e)”)，例如，由于选定字线周围的局部电位差，在非选定子块中会出现特定问题。出于此原因，这些存储器装置上通常禁用ssgs以防止热载波注入问题。对于大量的存储器层，完整块读取干扰(fbrd)可为可靠性限制器。
19.如上文所述，本公开的方面通过减少非选定子块中存储器单元的字线与沟道之间的偏置差来解决上述和其它缺陷，从而减少f-n隧穿读取干扰的发生，而无需升高沟道电位。更具体地说，存储器装置的控制逻辑可以在将字线从接地电压斜变到中间电压并且最终斜变到与非选定字线相关联的通过电压(vpass)时，使sgd晶体管和sgs晶体管导通以准备读取操作。在使字线斜变时，控制逻辑可以进一步通过将位线和源极电压线上的电压斜变到大于源极读取电压电平(例如，大约高0.5v至2.0v)的目标电压来使沟道进行预充电。本文可以理解源极读取电压电平是指在读取操作期间通常供应到源极电压线的默认源极读取电压电平。接着，所述控制逻辑可响应于字线达到通过电压，使sgd晶体管和sgs晶体管关断，以使沟道在读取操作期间预充电到目标电压。以此方式，通过对非选定子块中的存储器单元串的沟道进行预充电，沟道电位更高，并且使存储器单元的字线和沟道之间的前述偏置差最小化。控制逻辑可以选择性地控制沟道的目标预充电电压水平，以最小化此偏置。
20.因此，根据本公开的一些实施例实施的系统和方法的优点包含但不限于在通过刚刚描述的这种预充电精确地控制沟道电位时在存储器装置上保持启用ssgs的能力。精确的沟道电位控制意味着可以例如经由控制波形的微小变化缓解热电子问题。此外，由于预充电可以与其它读取相关操作并行执行，因此不存在预期的性能影响。所属领域的技术人员将了解下文中论述的存储器装置内的读取命令处置优化的其它优点。
21.图1a示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可以包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或这些媒体或存储器装置的组合。存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。
22.存储器装置130可为非易失性存储器装置。非易失性存储器装置的一个实例为与非(nand)存储器装置。非易失性存储器装置为一或多个裸片的封装。每个裸片可以包含一或多个平面。平面可分组为逻辑单元(lun)。对于一些类型的非易失性存储器装置(例如，nand装置)，每个平面包含一组物理块。每个块包含一组页。每个页包含一组存储器单元(“单元”)。所述单元为存储信息的电子电路。取决于单元类型，单元可存储二进制信息的一或多个位，并且具有与正存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如，“0”和“1”或这类值的组合)表示。
23.存储器装置130可以由以二维或三维网格布置的位组成，也被称为存储器阵列。将存储器单元形成到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以产生存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。
24.存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的组合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡和硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)，和各种类型的非易失性双列直插式存储器模块(nvdimm)。
25.计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(iot)功能的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
26.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1a示出耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120可以提供将要存储在存储器子系统110处的数据并且可以请求将要从存储器子系统110检索的数据。如本文所使用，“耦合到”或“与
……
耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中间组件)，无论有线还是无线，包含例如电连接、光学连接、磁连接等连接。
27.主机系统120可包含由处理器芯片组执行的处理器芯片组和软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，nvdimm控制器)，和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
28.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)等。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过物理主机接口(例如，pcie总线)与主机系统120耦合时，主机系统120还可利用nvm高速(nvme)接口来存取组件(例如，存储器装置130)。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号。图1a示出存储器子系统110作为实例。通常，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
29.存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
30.非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(nand)类型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand类型快闪存储器包含例如二维nand(2d nand)和三维nand(3d nand)。
31.每个存储器装置130可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(slc)每单元可存储一个位。其它类型的存储器单元，例如多层级单元(mlc)、三层级单元(tlc)、四层级单元(qlc)和五层级单元(plc)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc、plc或其任何组合。在一些实施例中，特定存储器装置可以包含存储器单元的slc部分，
以及mlc部分、tlc部分、qlc部分或plc部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。在一些类型的存储器(例如，nand)的情况下，页可分组以形成块。
32.虽然描述了非易失性存储器组件，例如3d交叉点非易失性存储器单元阵列和nand型快闪存储器(例如，2d nand、3d nand)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、“或非”(nor)快闪存储器或电可擦除可编程只读存储器(eeprom)。
33.存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据之类的操作以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器，或其组合。硬件可包含具有进行本文所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。
34.存储器子系统控制器115可包含处理装置，所述处理装置包含被配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所示实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种处理、操作、逻辑流程和例程。
35.在一些实施例中，本地存储器119可以包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。尽管图1a中的示例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，并且可以替代地依赖于(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。
36.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，并且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可以负责其它操作，例如，耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、名称空间)与物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以通过物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换为命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换为主机系统120的信息。
37.存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址并且解码所述地址以存取存储器装置130。
38.在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统
控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可以在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110是受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地媒体控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理nand(mnand)装置。
39.在一些实施例中，存储器装置130包含页缓冲器152，其可提供用于将数据编程到存储器装置130的存储器单元并且从存储器单元读出数据的电路系统。如将详细解释的，本地媒体控制器135的控制逻辑可适于协调对非选定子块的沟道电位进行预充电的定时。
40.图1b为根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统(例如，图1a的存储器子系统110)的存储器子系统控制器115形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(pda)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话等。存储器子系统控制器115(例如，存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。
41.存储器装置130包含以行和列逻辑地布置的存储器单元阵列104。呈逻辑行的存储器单元通常连接到同一存取线(例如，字线)，而呈逻辑列的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可以与存储器单元的多于一个逻辑行相关联，并且单个数据线可以与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1b中未示出)能够被编程到至少两种目标数据状态中的一种。
42.提供行解码电路系统108和列解码电路系统111以对地址信号进行解码。接收地址信号并对其进行解码以存取存储器单元阵列104。存储器装置130还包含输入/输出(i/o)控制电路系统112，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器114与i/o控制电路系统112以及行解码电路系统108和列解码电路系统111通信以在解码之前锁存地址信号。命令寄存器124与i/o控制电路系统112和本地媒体控制器135通信以锁存传入命令。
43.控制器(例如，在存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列104的存取并且产生用于外部存储器子系统控制器115的状态信息，即本地媒体控制器135经配置以对存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统108和列解码电路系统111通信，以响应于地址而控制行解码电路系统108和列解码电路系统111。
44.本地媒体控制器135还与高速缓冲寄存器118和数据寄存器121通信。高速缓存寄存器118锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列104正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可以将数据从高速缓冲寄存器118传递到数据寄存器121以传送到存储器单元阵列104；接着可以将新数据从i/o控制电路系统112锁存在高速缓冲寄存器118中。在读取操作期间，数据可从高速缓冲寄存器118传送到i/o控制电路112以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器121传送到高速缓冲寄存器118。高速缓存寄存器118和/或数据寄存器121可形成存储器装置130的页缓冲器152(例如，可形成其至少一部分)。页缓冲器152可进一步包含感测装置(例如，感测放大器)以感测存储器单元阵列104的存储器单元的数据
状态，例如通过感测连接到所述存储器单元的数据线的状态。状态寄存器122可与i/o控制电路系统112和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。
45.存储器装置130通过控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。例如，控制信号可包含芯片启用信号ce#、命令锁存启用信号cle、地址锁存启用信号ale、写入启用信号we#、读取启用信号re#和写入保护信号wp#。取决于存储器装置130的性质，可另外经由控制链路132接收额外或替代性控制信号(未示出)。在一个实施例中，存储器装置130通过多路复用的输入/输出(i/o)总线134从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，并且通过i/o总线134将数据输出到存储器子系统控制器115。
46.例如，可以在i/o控制电路系统112处通过i/o总线134的输入/输出(i/o)引脚[7:0]接收命令并且接着可以将所述命令写入到命令寄存器124。可以在i/o控制电路系统112处通过i/o总线134的输入/输出(i/o)引脚[7:0]接收地址并且接着可以将所述地址写入到地址寄存器114中。可以在i/o控制电路系统112处通过用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]接收数据并且接着可以将所述数据写入到高速缓冲寄存器118中。随后可以将数据写入到数据寄存器121中以用于编程存储器单元阵列104。
[0047]
在实施例中，可以省略高速缓冲寄存器118，并且可以将数据直接写入到数据寄存器121中。还可以通过用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]输出数据。尽管可以参考i/o引脚，但其可以包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。
[0048]
本领域的技术人员应了解，可以提供额外的电路系统和信号，并且已简化图1b的存储器装置130。应认识到，参考图1b描述的各种块组件的功能性可以不必与集成电路装置的不同组件或组件部分分离。例如，集成电路装置的单个组件或组件部分可以适于执行图1b的多于一个块组件的功能性。替代地，可以组合集成电路装置的一或多个组件或组件部分以执行图1b的单个块组件的功能性。另外，尽管根据各种信号的接收和输出的流行惯例而描述特定i/o引脚，但应注意，可以在各种实施例中使用i/o引脚(或其它i/o节点结构)的其它组合或其它数目个i/o引脚。
[0049]
图2为可例如作为存储器单元阵列104的一部分根据实施例在参考图1b描述的类型的存储器中使用的例如nand存储器阵列之类的存储器单元阵列200a的一部分的示意图。存储器阵列200a包含例如字线2020至202n之类的存取线以及例如位线2040至204m之类的数据线。字线202可以多对一关系连接到图2中未示出的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200a可形成于半导体上方，所述半导体例如可经导电掺杂以具有例如p型导电性等导电类型以例如形成p阱，或具有n型导电性以例如形成n阱。
[0050]
存储器阵列200a可布置成行(各自对应于字线202)和列(各自对应于位线204)。每列可包含经串联连接存储器单元串(例如，非易失性存储器单元)，例如nand串2060至206m中的一个。每个nand串206可连接(例如，选择性地连接)到共同源极(src)216并且可包含存储器单元2080至208n。存储器单元208可表示用于存储数据的非易失性存储器单元。每个nand
串206中的存储器单元208可串联连接于选择栅极210(例如，场效应晶体管)(例如选择栅极2100至210m中的一个(例如，其可为源极选择晶体管，通常被称为选择栅极源极))与选择栅极212(例如，场效应晶体管)(例如，选择栅极2120至212m中的一个(例如，其可为漏极选择晶体管，通常被称为选择栅极漏极))之间。选择栅极2100至210m可共同地连接到选择线214，例如源极选择线(sgs)，并且选择栅极2120至212m可共同地连接到选择线215，例如漏极选择线(sgd)。虽然描绘为传统的场效应晶体管，但选择栅极210和212可利用与存储器单元208类似(例如，相同)的结构。选择栅极210和212可表示串联连接的多个选择栅极，其中串联的每个选择栅极被配置成接收相同或独立的控制信号。
[0051]
每个选择栅极210的源极可连接到共同源极216。每个选择栅极210的漏极可连接到对应nand串206中的存储器单元2080。例如，选择栅极2100的漏极可连接到对应nand串2060的存储器单元2080。因此，每个选择栅极210可被配置成将对应nand串206选择性地连接到共同源极216。每个选择栅极210的控制栅极可连接到选择线214。
[0052]
每个选择栅极212的漏极可连接到位线204以用于对应的nand串206。例如，选择栅极2120的漏极可连接到位线2040以用于对应的nand串2060。每个选择栅极212的源极可连接到对应nand串206的存储器单元208n。例如，选择栅极2120的源极可连接到对应nand串2060的存储器单元208n。因此，每个选择栅极212可被配置成将对应nand串206选择性地连接到对应位线204。每个选择栅极212的控制栅极可连接到选择线215。
[0053]
图2中的存储器阵列200a可为准二维存储器阵列，并且可具有大体平面结构，例如其中共同源极216、nand串206和位线204在基本上平行的平面中延伸。替代地，图2中的存储器阵列200a可能是三维存储器阵列，例如其中nand串206可以大体上垂直于含有共同源极216的平面且大体上垂直于含有位线204的平面的方式延伸，所述位线204可大体上平行于含有共同源极216的平面。
[0054]
存储器单元208的典型构造包含可确定存储器单元的数据状态(例如，通过阈值电压的改变)的数据存储结构234(例如，浮动栅极、电荷捕获等等)和控制栅极236，如图2所示。数据存储结构234可包含导电结构和介电结构两者，而控制栅极236通常由一或多个导电材料形成。在一些情况下，存储器单元208可进一步具有限定的源极/漏极(例如，源极)230和限定的源极/漏极(例如，漏极)232。存储器单元208使其控制栅极236连接到(并且在一些情况下，形成)字线202。
[0055]
存储器单元208的列可为nand串206或选择性地连接到给定位线204的多个nand串206。存储器单元208的行可为共同连接到给定字线202的存储器单元208。存储器单元208的行可(但未必)包含共同地连接到给定字线202的所有存储器单元208。存储器单元208的行可通常划分成存储器单元208的物理页的一或多个群组，并且存储器单元208的物理页通常包含共同地连接到给定字线202的每隔一个存储器单元208。例如，共同地连接到字线202n并且选择性地连接到偶数位线204(例如，位线2040、2042、2044等)的存储器单元208可以是存储器单元208的一个物理页(例如，偶数存储器单元)，而共同地连接到字线202n并且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可以是存储器单元208(例如，奇数存储器单元)的另一物理页。
[0056]
虽然图2中未明确描绘位线204
3-2045，但从图中显而易见的是，存储器单元阵列200a的位线204可从位线2040到位线204m连续编号。共同地连接到给定字线202的存储器单
元208的其它分组还可限定存储器单元208的物理页。对于某些存储器装置，共同地连接到给定字线的所有存储器单元可被视为存储器单元的物理页。存储器单元的物理页(在一些实施例中，其可仍为整个行)中的在单个读取操作期间读取或在单个编程操作期间编程的部分(例如，存储器单元的上部或下部页)可被视为存储器单元的逻辑页。存储器单元块可包含被配置成一起被擦除的那些存储器单元，例如连接到字线2020到202n的所有存储器单元(例如，共享共同字线202的所有nand串206)。除非明确地区分，否则对存储器单元页的参考在本文中是指存储器单元的逻辑页的存储器单元。虽然结合nand快闪存储器论述图2的实例，但本文所描述的实施例和概念不限于特定阵列架构或结构，并且可包含其它结构(例如，sonos、相变、铁电等)和其它架构(例如，and阵列、nor阵列等)。
[0057]
图3a为根据至少一些实施例的存储器单元阵列300a的两个片段的示意图，其中选定片段和非选定片段共享字线。例如，在ssgs架构中，存储器单元串可分组成子块，其中在一些实施例中，每sgs片段存在两个子块。第一(例如，选定)sgs片段可包含第一子块3050和第二子块3051。第二(例如，非选定)sgs片段可包含第三子块3052和第四子块3053。在其它实施例中，片段中可以包含其它数量的子块。
[0058]
具体地，在至少一些实施例中，图3a的存储器单元阵列300a包含位线304，其中每个子块耦合到位线304。第一子块3050(为了便于解释，假设为选定子块)可包含第一漏极选择(sgd)晶体管3120、第一源极选择(sgs)晶体管3100以及耦合在它们之间的第一存储器单元串3060。第二子块3051可包含第二sgd晶体管3121、第二sgs晶体管3101以及耦合在它们之间的第二存储器单元串3061。第三子块3052可包含第三sgd晶体管3122、第三sgs晶体管3102以及耦合在它们之间的第三存储器单元串3062。第四子块3053可包含第四sgd晶体管3123、第四sgs晶体管3103以及耦合在它们之间的第四存储器单元串3063。例如，包含在非选定sgs片段中的第三存储器单元串3062包含多个存储器单元3080……
308n。每个sgs晶体管可以连接到共同源极(src)，例如源极电压线，以向多个存储器单元3080……
308n的源极提供电压。在一些实施例中，源极电压线包含提供源极电压的源极板。在至少一些实施例中，多个字线(wl)与每个存储器单元串3060……
3063的存储器单元的栅极耦合。每个存储器单元串包含耦合在子块的sgs晶体管与sgd晶体管之间的沟道316，其中沟道316在图4中最清楚。
[0059]
在这些实施例中，第一漏极选择栅极线(sgd0)可以连接到第一sgd晶体管3120的栅极，第二漏极选择栅极线(sgd1)可以连接到第二sgd晶体管3121的栅极，第三漏极选择栅极线(sgd2)可以连接到第三sgd晶体管3122的栅极，并且第四漏极选择栅极线(sgd3)可以连接到第四sgd晶体管3123的栅极。此外，第一源极选择栅极线(sgs0)可以连接到第一sgs晶体管3100和第二sgs晶体管3101的栅极。另外，第二源极选择栅极线(sgs1)可以连接到第三sgs晶体管3102和第四sgs晶体管3103的栅极。因此，每个存储器单元串的源极电压可以由用于单独片段的源极选择栅极线(sgs0或sgs1)联合地控制，从而创建ssgs架构，其中第一片段是第一子块3050和第二子块3051的组合，第二片段是第三子块3052和第四子块3053的组合。
[0060]
图3b为图3a的两个子块的经修改示意图，其中示出根据至少一些实施例的与选择选定子块中的字线相关联的读取信号源以及对非选定子块的潜在读取干扰。为了便于解释，假设第一子块3050为选定子块，并且第三子块3052为非选定子块。可以在连接到非选定字线的存储器单元上产生读取干扰，所述非选定字线位于选定子块3050或非选定子块3052
内。sgd线已使第三sgd晶体管3122关断的事实说明例如第三子块3052是非选定的。
[0061]
在各种实施例中，读取干扰可以由施加到非选定字线的通过电压(vpass)与施加到沟道的共同源极(src)端的源极电压(v_source)之间的电压偏置引起。因此，减少这种偏置以缓解(并且潜在地消除)f-n隧穿读取干扰的一种方式是降低非选定子块3122的存储器单元的栅极/wl与存储器单元的沟道之间的电压，其中通过使第二sgd晶体管3121关断来断开位线304。实现减少这种偏置的一种方法是在vpass斜变完成后对沟道进行预充电，并且由此使非选定子块(例如，第三子块3052)中的第二sgd晶体管3122和第二sgs晶体管3102关断。这由此避免了在vpass斜变期间需要使沟道升压，这有可能在难以控制的沟道电位中产生异常。
[0062]
图4为根据至少一些实施例的在非选定子块内具有共同沟道316的存储器单元串，例如第三存储器单元串3062的一系列侧视图，其示出非选定子块源极线和位线进行预充电以减少读取干扰的方法400。此方法400通常可以在与非选定子块(例如，图3a-3b的第三子块3052)相关联的读取操作的三个不同阶段中执行。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1a-1b的本地媒体控制器135的控制逻辑执行所述方法400。
[0063]
图5为示出根据各种实施例的控制非选定子块(以及选定子块)的各种组件的信号波形的图，在图4的论述过程中也将参考此图。波形从上到下包含位线(bl)、选定sgd信号(选定sgd)、非选定sgd信号(非选定sgd)、非选定字线信号(非选定wl)、选定sgs片段信号(选定sgs片段)、非选定sgs片段信号(非选定sgs片段)，以及为清楚起见本文也称为源极电压线的共同源极(src)。
[0064]
在至少一些实施例中，并且参考图4-5，方法400的第一阶段410包含控制逻辑在将字线(wl)从接地电压斜变到中间电压并且最终斜变到与非选定字线相关联的通过电压(vpass)时，使sgd晶体管3122和sgs晶体管3102被激活(例如，导通)以准备读取操作。此第一阶段410通常可以理解为在图5的曲线中的“预充电”阶段之前。此外，源极读取电压(在源极电压线或src上)和位线上(在bl处)的电压可以朝向高于这些线的正常电压电平的目标电压(约vh)斜变。
[0065]
在这些实施例中，方法400的第二阶段420包含控制逻辑在使字线斜变时，通过将位线(bl)和源极电压线(src)上的电压斜变到大于源极读取电压电平的目标电压(约vh)来使沟道316进行预充电。在各种实施例中，目标电压(约vh)比源极读取电压电平高大约0.5v至2.0v，其中位线和源极电压线的目标电压可以在彼此大约10％的范围内变化，因此vh指示为近似值。在一个实施例中，目标电压在0.8伏(v)至1.5伏(v)之间，或大约为通过电压vpass的两倍。目标电压的实际值可能取决于通常供应到非选定子块的源极读取电压电平的值。虽然通常sgd晶体管3122会被关断，但通过保持sgd晶体管3122和sgs晶体管3102激活允许源极电压线和位线继续斜变，以便沟道316被完全预充电。
[0066]
在一些实施例中，使沟道316进行预充电包含在使位线(bl)上的电压斜变之后使源极电压线(src)的电压斜变，并且由此源极电压线的这种斜变可以延迟到如图5的虚线所示的预充电阶段。在另外的实施例中，使沟道进行预充电包含在使源极电压线(src)上的电压斜变之后使位线(bl)的电压斜变，并且由此将bl电压的斜变延迟到如图5的虚线所示的
预充电阶段。此外，在一些实施例中，预充电阶段可包含在使字线的电压斜变之后使源极电压线(src)或位线(bl)中的一个或两个的电压斜变。在一些实施例中，源极电压线(src)斜变到目标电压(例如，约vh)，在sgs晶体管被关断之后，源极电压线放电到源极读取电压电平。类似地，在这些实施例中，在位线(bl)电压斜变到大约目标电压(约vh)之后，位线电压被放电，直到达到通常在读取操作中使用的默认漏极读取电压电平(以虚线示出)。
[0067]
在至少一些实施例中，方法400的第三阶段430包含控制逻辑响应于达到通过电压(vpass)的字线，使sgd晶体管3122和sgs晶体管3102去激活(例如，关断)，以使沟道316在读取操作期间预充电到目标电压(约vh)。使sgd晶体管和sgs晶体管关断可发生在使源极电压线放电之前，例如，放电到读取源极电压电平。在一些实施例中，控制逻辑在使sgd晶体管3122和sgs晶体管3102关断之前实施延迟，以确保沟道完全预充电到目标电压。在这些实施例中，可以通过在开始处理读取操作时从src线和bl线对沟道316进行预充电来精确地控制沟道316的电位(例如，电压电平)。精确的沟道电位意味着可以缓解热电子问题。例如，可能只需要波形中的微小变化(参见图5)就可以避免热电子问题。
[0068]
在一些实施例中，响应于字线达到通过电压，方法400还包含控制逻辑使位线的电压保持在目标电压，并且使源极电压线放电到读取电压电平，例如约为目标电压的一半或约为vh/2，所述读取电压电平可为比vh低大约0.5v至2.0v。此外，方法400还可包含控制逻辑从选定子块中选择第二组字线中的字线，其中响应于读取操作，将从与选定字线耦合的存储器单元读取数据。
[0069]
图6为根据至少一些实施例的非选定子块源极线和位线进行预充电以减少读取干扰的实例方法600的流程图。方法600可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在一些实施例中，由图1a-1b的本地媒体控制器135执行所述方法600。虽然以特定顺序或次序示出，但是除非另外规定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，并且所示出的过程可以不同次序执行，并且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流程是可能的。
[0070]
在操作610处，sgd晶体管导通。例如，处理逻辑在使与存储器单元串的栅极耦合的多个字线从接地电压斜变到与非选定字线相关联的通过电压时，使与位线耦合的漏极选择(sgd)晶体管被激活(即，导通)以准备读取操作。
[0071]
在操作620处，sgs晶体管导通。例如，处理逻辑在使多个字线斜变时，使与源极电压线耦合的源极选择(sgs)晶体管被激活(即，导通)，其中存储器单元串耦合在sgd晶体管与sgs晶体管之间并且属于非选定子块。
[0072]
在操作630处，对沟道进行预充电。例如，处理逻辑在使多个字线斜变时，通过将位线和源极电压线上的电压斜变到大于源极读取电压电平的目标电压来使存储器单元串的沟道进行预充电。
[0073]
在操作640处，sgd晶体管和sgs晶体管关断。例如，响应于多个字线达到通过电压，处理逻辑使sgd晶体管和sgs晶体管被去激活(即，关断)，以在读取操作期间使沟道预充电到目标电压。
[0074]
在操作650处，在一些实施例中，sgs晶体管关断。例如，在这些实施例中，响应于多
个字线达到通过电压，处理逻辑使源极电压线在sgs晶体管关断之后放电到源极读取电压电平。此外，位线上的电压也可放电到漏极读取电压电平。
[0075]
图7示出计算机系统700的实例机器，在所述实例机器内可执行用于使得所述机器进行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1a的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1a的存储器子系统110)，或可用于执行控制器的操作(例如，以执行操作系统，从而执行对应于图1a的存储器子系统控制器115的操作)。在替代性实施例中，机器可连接(例如联网)到lan、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。
[0076]
机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接桥，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。此外，虽然示出单个机器，但是还应认为术语“机器”包含机器的任何集合，所述集合单独地或联合地执行指令的集合(或多个集合)以执行本文所论述的方法中的任何一或多种。
[0077]
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(sram)等)以及数据存储系统718，其经由总线730彼此通信。
[0078]
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置702被配置成执行指令728，以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置708以经由网络720通信。
[0079]
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体)，在所述机器可读存储媒体上存储有一或多个指令集728或者体现本文中所描述的方法或功能中的任何一或多种的软件。数据存储系统718可进一步包含先前论述的本地媒体控制器135和页缓冲器152。指令728还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718，和/或主存储器704可以对应于图1a的存储器子系统110。
[0080]
在一个实施例中，指令726包含用以实施对应于控制器(例如，图1a的存储器子系统控制器115)的功能性的指令。虽然在实例实施例中将机器可读存储媒体724示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令并且使机器执行本公开的方法中的任何一或多种的任何媒体。术语“机器可读存储媒体”可包含但不限于固态存储器、光学媒体和磁性媒体。
[0081]
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里且大体上认为是引起所需结果的操作的自洽序列。所述操作为需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元素、符号、字符、术语、数目等是方便的。
[0082]
然而，应牢记，所有这些和类似术语应与适当物理量相关联，并且仅是应用于这些量的方便标记。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
[0083]
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom和磁性光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
[0084]
本文中呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明建构用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述来呈现多种这些系统的结构。另外，不参考任何特定编程语言描述本公开。将了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
[0085]
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
[0086]
在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。