一种调整感测电流的电路及其内存组件的制作方法

文档序号:33656254发布日期:2023-03-29 10:00阅读:来源:国知局

技术特征:
1.一种调整感测电流的电路,其特征在于,包括:感测放大器;第一箝位电路,包括并联耦接于所述感测放大器与内存阵列之间的多个第一箝位分支;第二箝位电路,包括并联耦接于所述感测放大器与参考阵列之间的多个第二箝位分支;以及回馈电路,被配置成因应于由所述感测放大器输出的输出数据而选择性地对所述多个第一箝位分支中的一或多者或者所述多个第二箝位分支中的一或多者进行启用或禁用。2.根据权利要求1所述的电路,其特征在于,其中所述回馈电路包括:锁存电路,被配置成接收所述输出数据及启动信号;以及调整电路,被配置成当所述启动信号被启用时,根据所述输出数据向所述第一箝位电路及所述第二箝位电路输出多个控制信号。3.根据权利要求2所述的电路,其特征在于,其中所述调整电路被配置成藉由因应于所述输出数据为逻辑1而对所述多个第二箝位分支中的一或多者进行禁用来降低流经所述第二箝位电路的参考电流。4.根据权利要求2所述的电路,其特征在于,其中所述调整电路被配置成藉由因应于所述输出数据为逻辑0而对所述多个第一箝位分支中的一或多者进行禁用来降低流经所述第一箝位电路的胞元电流。5.根据权利要求2所述的电路,其特征在于,其中所述调整电路被配置成藉由所述多个控制信号对m个第一箝位分支及n个第二箝位分支进行启用,其中因应于所述输出数据为逻辑1,m大于n,且因应于所述输出数据为逻辑0,m小于n,m及n是整数。6.根据权利要求1所述的电路,其特征在于,其中当所述输出数据是最高有效位数据时,所述回馈电路被配置成因应于所述输出数据而对流经所述第二箝位电路的参考电流进行调整。7.根据权利要求1所述的电路,其特征在于,其中所述多个第一箝位分支或所述多个第二箝位分支中的一者包括:箝位组件,由栅极偏压控制;以及开关组件,串联耦接至所述箝位组件且由所述回馈电路控制。8.一种电路中的内存组件,包括:内存阵列及参考阵列;第一箝位电路,耦接至所述内存阵列;第二箝位电路,耦接至所述参考阵列;感测放大器,被配置成因应于流经所述第一箝位电路的胞元电流及流经所述第二箝位电路的参考电流而输出一输出数据;以及回馈电路,被配置成因应于所述输出数据而对所述胞元电流或所述参考电流进行调整。9.根据权利要求8所述的内存组件,其特征在于,其中所述回馈电路包括:锁存电路,被配置成接收所述输出数据及启动信号,所述启动信号是在所述输出数据是最高有效位(msb)数据时被启用;以及
调整电路,被配置成当所述启动信号被启用时,输出多个控制信号以根据所述输出数据选择性地对所述第一箝位电路中的一或多个箝位分支或所述第二箝位电路中的一或多个箝位分支进行启用或禁用。10.根据权利要求9所述的内存组件,其特征在于,其中所述调整电路被配置成因应于所述输出数据为逻辑1而增加所述胞元电流或降低所述参考电流。

技术总结
本实用新型提供一种调整感测电流的电路及其内存组件。电路包括感测放大器、第一箝位电路、第二箝位电路以及回馈电路。第一箝位电路包括并联耦接于感测放大器与内存阵列之间的第一箝位分支。第二箝位电路包括并联耦接于感测放大器与参考阵列之间的第二箝位分支。回馈电路被配置成因应于由感测放大器输出的输出数据而选择性地对第一箝位分支中的一或多者或者第二箝位分支中的一或多者进行启用或禁用。禁用。禁用。


技术研发人员:柯文升 吴瑞仁 刘仁杰 张孟凡
受保护的技术使用者:台湾积体电路制造股份有限公司
技术研发日:2022.07.08
技术公布日:2023/3/28
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1