一种存储器、存储系统及电子设备的制作方法

本申请涉及计算机数据存储，尤其涉及一种存储器、存储系统及电子设备。

背景技术：

1、在存储器中设置有存储单元阵列和外围电路。其中，存储单元阵列包括多个存储单元、多条字线和多条位线，每个存储单元分别耦合一条字线和一条位线。通过向字线充电，可导通对应的存储单元。而外围电路中设置有读取电路，读取电路通过位线与存储单元耦合，以读取存储单元中存储的数据电压。存储单元中所存储的数据电压的不同电压值用以指示所存储的数据的不同取值。

2、一种读取电路的实现形式为采用反相器和晶体管的结构，向该晶体管的第一极输出持续的高电平，并将该晶体管的第二极接地。通过反相器获取位线上的数据电压，根据位线上的数据电压生成相反电平的电压，以该相反电平的电压控制晶体管导通或关断。该晶体管导通时，晶体管的第一极与晶体管的第二极导通，使得晶体管的第一极输入的高电平流向晶体管的第二极的地端，进而使得晶体管的第一极为低电平。反之，该晶体管关断时，晶体管的第一极不与晶体管的第二极导通，使得晶体管的第一极保持为高电平。通过晶体管的第一极的电平状态来指示存储单元中的数据的取值为0或1。但这种实施方式下，在读取该数据的阶段，因晶体管的第一极存在输入的持续的高电平，使得晶体管的栅压增加并工作在饱和状态，这将导致反相器的输入端存在浮空（floating）信号，从而对数据读取造成干扰。

技术实现思路

1、本申请实施例提供一种存储器、存储系统及电子设备，通过抗扰动电路。

2、为达到上述目的，本申请的实施例采用如下技术方案：

3、第一方面，提供了一种存储器，该存储器包括存储单元阵列、行译码电路、读取电路、抗扰动电路和读取供电电路；所述存储单元阵列包括存储单元、位线和字线；所述读取电路包括第一反相器和第一晶体管；所述行译码电路通过所述字线与所述存储单元耦合；所述存储单元通过所述位线与所述第一反相器耦合；所述第一反相器的输出端与所述第一晶体管的栅极耦合；所述第一晶体管的第一极与所述读取供电电路耦合；所述第一晶体管的第二极接地；所述抗扰动电路的输入端用于输入第一电流；所述抗扰动电路的输出端耦合至所述位线；所述抗扰动电路的受控端与所述第一反相器的输出端耦合。

4、在一些可能的实施方式中，所述抗扰动电路包括第二晶体管和第三晶体管；

5、所述第三晶体管的第二极与所述第二晶体管的第一极耦合；所示第三晶体管的第一极作为所述抗扰动电路的输入端，用于输入所述第一电流；所述第二晶体管的第二极作为所述抗扰动电路的输出端，与所述位线耦合；所述第二晶体管的栅极作为所述抗扰动电路的受控端，与所述第一反相器的输出端耦合。

6、在一些可能的实施方式中，所述存储器还包括列译码电路、放电电路和充电电路；所述列译码电路分别与所述放电电路和所述充电电路耦合；所述放电电路和所述充电电路分别与所述位线耦合。

7、在一些可能的实施方式中，所述存储器还包括驱动控制电路；所述充电电路包括第四晶体管；所述驱动控制电路包括第二反相器、与非门和第三反相器；所述第二反相器的输出端与所述与非门的第一输入端耦合；所述与非门的输出端与所述第三反相器的输入端耦合；所述第三反相器的输出端与所述第四晶体管的栅极耦合；所述第四晶体管的第二极与所述位线耦合。

8、在一些可能的实施方式中，所述存储器还包括读取缓存电路；所述读取缓存电路的输入端与所述第一晶体管的第一极耦合。

9、在一些可能的实施方式中，所述读取缓存电路包括四个第四反相器和缓存控制电路；所述缓存控制电路用于控制第一级的所述第四反相器和第三级的所述第四反相器是否工作。

10、第二方面，本申请实施例还提供了一种芯片系统，该芯片系统包括处理器和如上述第一方面所记载的存储器；所述处理器用于从所述存储器中读取数据、向所述存储器中写入数据，或者，刷新所述存储器中存储的数据。

11、第三方面，本申请实施例还提供了一种电子设备，该电子设备包括上述第二方面所记载的存储系统。

12、关于上述第二方面、第三方面的技术效果的描述，可参考上述第一方面的相关记载，故不再赘述。

技术特征：

1.一种存储器，其特征在于，包括存储单元阵列、行译码电路、读取电路、抗扰动电路和读取供电电路；所述存储单元阵列包括存储单元、位线和字线；所述读取电路包括第一反相器和第一晶体管；

2.根据权利要求1所述的存储器，其特征在于，所述抗扰动电路包括第二晶体管和第三晶体管；

3.根据权利要求1所述的存储器，其特征在于，所述存储器还包括列译码电路、放电电路和充电电路；所述列译码电路分别与所述放电电路和所述充电电路耦合；所述放电电路和所述充电电路分别与所述位线耦合。

4.根据权利要求3所述的存储器，其特征在于，所述存储器还包括驱动控制电路；所述充电电路包括第四晶体管；所述驱动控制电路包括第二反相器、与非门和第三反相器；

5.根据权利要求1所述的存储器，其特征在于，所述存储器还包括读取缓存电路；所述读取缓存电路的输入端与所述第一晶体管的第一极耦合。

6.根据权利要求5所述的存储器，其特征在于，所述读取缓存电路包括四个第四反相器和缓存控制电路；所述缓存控制电路用于控制第一级的所述第四反相器和第三级的所述第四反相器是否工作。

7.一种存储系统，其特征在于，包括处理器和如权利要求1-6任一项所述的存储器；所述处理器用于从所述存储器中读取数据、向所述存储器中写入数据，或者，刷新所述存储器中存储的数据。

8.一种电子设备，其特征在于，包括如权利要求8所述的存储系统。

技术总结
本申请实施例提供了一种存储器、存储系统及电子设备，应用于计算机数据存储技术领域。在该存储器中设置有抗扰动电路，通过该抗扰动电路向位线输出第一电流，该第一电流为小于读取电路的响应电流点的电流。通过该不足以驱动读取电路工作的第一电流来保持位线上的电平，并去除读取电路在读取数据时，位线上可能存在的浮空信号。进而提高存储器读取数据的稳定性。

技术研发人员：陈金源
受保护的技术使用者：合肥追善网络科技有限公司
技术研发日：
技术公布日：2024/1/12