专利名称：具有减少的熔断器数目的存储器装置的制作方法
技术领域：
本发明涉及一种具有冗余存储单元的存储器系统，本发明特别涉及在使用一种减少的替换熔断器数目的双端口存储器系统中行或列的替换。
半导体制造技术和存储器设计的进展导致了容纳有数百信息位的半导体存储器在市场上出现。制造商在芯片出售前验证芯片的每一位都是可编址是十分重要的。但是，由于在每个芯片上有大量的位，假设所制造的芯片的每个位的位置都是起作用的是不现实的。制造过程中的物理缺陷可能会使制造这样高的位密度的装置而又没有一个或更多的位有缺陷是非常困难的。制造商不可出售不能保证所有地址都能起作用的存储器芯片。废弃有缺陷位的芯片将造成浪费，低效率和高成本。因此需要有一种能够制造具有冗余位的芯片以补偿不可避免的位缺陷的方法。
设计者已经把一个或更多的冗余行或列结合到存储器装置中以提供一种修补存储器芯片中位错误的方法。即当测试指出存储器中存在位缺陷时提供可以被访问的冗余存储单元。例如，如果发现在存储器阵列的第一列中的一个位是有缺陷的，一般要用一个替代列来替换整个第一列。修复是利用一个多晶硅熔断器组完成的。用已知的技术将被修复列的地址烧进入熔断器组。因此，每当有缺陷列的地址存在于存储器中，则替换列将代替存取。这种解决方案减少了由于有缺陷的位而不能使用的存储器芯片的数量。但是，这种解决方法从熔断器组和伴随的比较器逻辑电路所消耗的晶片空间方面而论又是代价高昂的。
作为一个简单的例子，一个存储器元件的单一阵列是由多个物理的行和列构成的。行和列的交点就是位，它们可以一一编址。如果这些位中的一个是有缺陷的，例如由于制造或加工中的缺陷造成的，就必须替换它。一般认为修复一个物理上连续的行或列中的位而又不修复这个行或列中的其它的所有的位实际上是不可能的。因此，如果例如列A0中的一个位是有缺陷的，那么可能要替换整个列A0。一个可以用于替换存储器阵列的一整行或列的典型熔断器组可以包括用于每个地址线(例如，用于线A0和它的补码)的两个熔断器。因此，用这种方法，对于一个九位宽地址，要替换单一的一列或一行就需要十八个熔断器。通过熔断适当的熔断器来指示被替换的行或列的地址而对熔断器组“编程”。一般是利用激光束烧开导电多晶硅链路的方法熔断这些熔断器。随后将来自熔断器组的编码送到一个地址比较器。如果送到存储器的阵列的地址与存储在熔断器组中的匹配，那么不再存取在正常情况下通过这个地址存取的列。代之以存取替换列。在一个列中的位的数目很大时，这种冗余技术的浪费是相当大的，这是由于当仅有相对较少的有缺陷的位时，要用大量的位去修复。这种技术不仅浪费位，而且要消耗相当量的宝贵的晶片空间。在这个简单的例子中，对于一个九位宽地址，需要整整十八个熔断器和至少二十一个晶体管(除了地址比较器电路中所需的任何晶体管外)来实现一个单一的列替换。
熔断器和比较逻辑电路所消耗的晶片面积的量可能造成存储器装置的晶片尺寸随可能的总修复数量的增加而增长。熔断器本身消耗晶片空间。由于每个熔断器必需由一个空白或“空场”面积包围，以便使激光束能够可靠地熔断熔断器而又不损坏附近的电路，因此还要进一步地消耗宝贵的基片的面积。即使使用最新的激光修复设备，熔断器的“间距”，即一个熔断器的中心到下一个熔断器的中心的距离，一般为4到6微米，熔断器的高度一般为6到8微米。在这样一种方案中，与熔断器和比较电路有关的晶片面积可能接近占到整个晶片面积的百分之几。此外还要加上物理熔断全部熔断器所花费的制造成本。因此，希望提供一种使用较少熔断器的，和浪费较少的功能位的冗余方法。
减少在(例如)一个被修复的列中的浪费的功能位的一种方法是把存储器划分为多个物理阵列。利用布置在每个子阵列附近的本地冗余行或列，可以独立于其它子阵列去修复每个子阵列。由于对于每个行或列替换只需用较少的位来修复，因此对于一个给定量的冗余存储位，这种冗余技术比单阵列方案更为有效，和因此可以更为独立地进行修复。
对一个给定量的冗余存储器分割的阵列可以更为独立地进行修复，但更多数量的修复必然涉及到更多数量的熔断器组。一般地讲，每个子阵列必然是与用于每个在这个阵列中修复的冗余行或列的地址的一个熔断器组联系在一起的。例如，在每个子阵列中有两个冗余行和两个冗余列，那么一个包含16个子阵列的存储器装置含有16×2×2＝64个熔断器组，每个熔断器组具有其自身的地址比较器逻辑电路。被这些熔断器和比较逻辑电路消耗的晶片面积的量可能造成晶片尺寸随全部可能修复数量的增加而增长。
为了减少给一个被修复的地址编程而需要的熔断器的数量，设计者们采用了预译码地址方案。这种预译码方案可以把所需的熔断器数量减少到log2n+1(其中n是地址线的数量)，尽管这种方案一般是在地址比较电路中用更多的晶体管和相互连接换取较少量的熔断器。这种预译码地址通常已经存在，用于执行其它的功能；但是需要有额外的逻辑门来执行预译码冗余地址方案。是译码的还是未译码的冗余地址方案消耗较小的晶片面积是随光刻设计规则和所用激光修复设备的条件的限制而变化的，并且每一种应用也可能不同。
虽然对冗余列的预译码方法有助于在典型的系统中减少熔断器的数量，但是这种方法对于某些应用不是特别的适合。例如，在多端口存储器装置中冗余位的修复的是十分复杂的，象
图1中所示的一般化的双端口存储器10，或第4,636,986，4,648,077，4,747,081，或4,866,678号美国专利中所公开的装置。这些装置一般包括一个随机存取存储器(RAM)端口16和一个串行存取存储器(SAM)端口18。SAM14可以是，例如，一个构造为从RAM12接收一个单独已编址行的串行寄存器。一旦存储器的行被传输到SAM，可以独立和异步于RAM操作地连续访问SAM。为了位的修复，在存储器的RAM部分必须包括一个或多个冗余列24。相应地，一个或多个SAM寄存器单元也必须被冗余寄存器单元26替代，并且被编程使得每当需要存取从阵列12中的相应冗余列传输到SAM的数据时，存取冗余SAM寄存器。一般通过把SAM制成一个小的随机存取存储器(RAM)的形式和包括一个用于向SAM顺序提供地址的可预置计数器的方式连续访问SAM。这些地址与赋予存储器阵列12的列地址一一对应。由于在传输发生后两个端口的异步特性，RAM12将在不同于SAM经过计数器和SAM控制电路22存取对应的被修复的SAM地址的时间存取被修复的列地址。因此，通常对于RAM的列和SAM的寄存器单元在双端口存储器上使用了分离的熔断器和比较逻辑电路。由于当前对SAM的分离熔断器的需要，所以即使在对冗余RAM列地址使用了预译码方法时，熔断器的数量也增加了一倍。如上所述，这种修复电路的加倍是不希望的，因为它消耗了宝贵的晶片面积。
因此，需要有一种能够在双端口存储器系统中以减少熔断器和替换电路所消耗的晶片面积数量的方式提供冗余存储单元的方法。最好这种方法可以取消对在存储器的两个端口使用分离的熔断器电路的需要。
因此提供了一种用于一个带有第一和第二存储器的存储器装置的冗余电路，其包括一个在第一和第二存储器间共享的熔断器编程电路，用于对一个第一冗余地址编程。一个第一地址比较电路将接收到的第一存储器的地址与第一冗余地址相比较。当接收到的地址与第一冗余地址相同时，第一地址比较电路产生一个冗余地址选择信号。第二地址比较电路将接收到的第二存储器的地址与第一冗余地址相比较。当接收到的地址与第一冗余地址相同时，第二地址比较电路产生一个冗余地址选择信号。
本发明的冗余电路可以用于，例如，视频RAM一类的双端口存储器装置。此外本发明的实施例可以用于其它多端口存储器装置，包括带多于一个端口的单存储器。
其结果是具有了在多端口存储器装置中共享熔断器电路的性能。除了大大地节省了晶片面积之外，还降低了制造和处理成本。
为了更充分地理解本发明的性质和优点，以下结合附图对本发明进行说明。
图1是描绘一个包括用于随机和串行存取存储器的冗余存储元件和分离修复电路的典型的双端口存储器装置的元件的一般化的框图；图2A和2B是显示根据本发明的冗余电路的电路图；图3是显示使用一个共享读出放大器，共享串行存取存储器构造的双端口存储器装置的框图；图4是显示图3中所示双端口存储器装置的一部分的框图，其中进一步包括了一个根据本发明的历史多路转换电路；图5是显示在一个多端口存储器装置中使用的本发明的一个实施例的框图。
现在参考图2A和2B对本发明的一个实施例进行讨论。将要进行说明的实施例是专门设计在一个双端口存储器装置中使用的，例如象图1中所示的具有一个随机存取存储器和一个串行存取存储器(RAM和SAM)这样的装置。图2的电路使得双端口存储器装置的两个端口可以共享同一个熔断器程序电路，同时又保持分离的地址比较电路。要说明的实施例是设计用于一个有标为A0-A5的六位地址的存储器。熟悉本领域的技术人员可以把这里公开的技术推广的其它容量的存储器装置中使用。
图2A显示了熔断器程序电路30和RAM地址比较电路31，图2B显示了SAM地址比较电路60。图2A和2B的电路的最后结果是使得使用RAM地址比较电路31的RAM12和使用SAM地址比较电路60的SAM14之间可以共享熔断器程序电路30。这省去了复制熔断器程序电路的需要，并节省了宝贵的晶片面积，和节省了熔断器熔断操作的时间。此外，这种手段使得对存储器两个端口都使用熔断器组译码方法成为可能。这可以比现有的方案进一步节省晶片空间。
熔断器程序电路30对每两个地址线的位使用两个熔断器F1和F2。在所示的这部分电路中，示出了对RAM12的地址A0和A1的替换地址线。每个两位的组(向位对A2/A3和A4/A5提供了相应的电路，未示出)被输入到由“与非”门48-54构成的2/4译码器中。如同现有技术中一样，通过在逻辑门的输入或输出的循环，指定了反相的输入和输出。译码器的四个输出对应于输入对的四个不同的二进制数字组合。例如，如果要求修复一个地址，对于这个地址A1，A0等于01，那么就要熔断熔断器F1且不要熔断熔断器F2。在熔断器修复电路30中的这种组合将造成“或非”门42的输出电平升高，同时其余三个“或非”门40，44，46将输出低电平信号(假设信号R_ENABLE#被断言为低电平)。由于“或非”门42输出一个高电平信号，NMOS晶体管N2的栅极断言为高电平，因而晶体管导通。每个其它NMOS晶体管N1，N3和N4由于它们的栅极未被断言为高电平，处于非导通状态。
假如地址线A1，A0接着被设置为等于10，“与非”门50的输出电平将降低，并通过信号线RSELECT10输出(假定R_ENABLE再次被断言为低电平)。如果对应于位线A2-A5的电路也指出要替换现有的地址(即，RSELECT32和RSELECT54都是低电平)，信号R_SELECT(RAM)将作为高电平输出。这导致RAM存取被断言地址的替换列。如果输入的“或非”门56的任何RSELECT信号都是高电平，那么将不存取替换列。
本发明通过加入一个与RAM地址比较电路31共享电路30的SAM地址比较电路60而不需复制熔断器替换电路。除了输入到2/4译码器中的是计数器地址位C1-C0外，SAM地址比较电路60与电路30是相同的。如上所述，图1的双端口存储器系统的SAM端口18一般是利用SAM逻辑框图22中的计数器存取的。因此端口18是一个串行端口。在本发明的一个优选实施例中，输入SAM地址比较电路60的是对应于输入到RAM地址比较电路31的地址位的计数器位。即，对于一个六位地址装置，地址位A0-A1将与计数器位C0-C1成对配合，A2-A3与C2-C3成对配合，A4-A5与C4-C5成对配合。以这种方式，熔断器修复电路30中的“或非”门40-46的输出可以直接送到SAM地址比较电路60，而不需要用于存储器装置10的RAM和SAM部分的分离熔断器修复电路。
地址比较电路60的功能与比较电路31相同。假设被修复的地址是A1，A2＝0，并且“或非”门42输出一个逻辑1，NMOS晶体管N6被导通。如果计数器位C1，C0等于01，“与非”门64将输出一个逻辑零。这个逻辑零将被作为信号RSELECT10送到“或非”门70。只有当输入到“或非”门70的每一个信号都是低电平时，才会断言一个信号R_SELECT(SAM)，表示需要存取一个替换SAM单元。利用这种方法，与现有技术相比所需熔断器的数量可以减少至少一半。
熟悉本领域的技术人员会懂得，可以根据容纳不同的地址长度的需要而改进所述逻辑电路。此外，尽管说明了特定的门，但这仅是一个特定的实施例。可以用其它组合逻辑装置来实现本发明的特征。
另外，虽然上述的讨论集中于具有一个RAM端口和一个SAM端口的双端口存储器，但本发明的技术可以用于在各种其它的多端口装置中减少熔断器电路。例如，一个双端口静态RAM一般是由接口于双端口存储单元的相同存储器阵列的两个分离地址和数据端口构成的。典型的情况是由一个端口存取一个被修复的行或列地址，而相反的端口同时存取一些其它的地址。本发明的电路可以用于在这样一种双端口存储器装置中，以及其它使用类似的冗余位方案的存储器中共享熔断器修复电路。
现在讨论本发明的另一个实施例，首先参考图3。如上所述，在可能的情况下最好是把一个存储器的每个阵列看成为可独立修复的。也就是说可以在存储器的一个单独的子阵列中修复任意的列地址，而不影响存储器的其它阵列。但是，在多端口系统中这种修复是很复杂的，这是由于这些系统具有与每个子阵列相关的大量的元件。图3显示了一个可以用于操作一个双端口存储器装置的子阵列的电路的一部分的例子。
在这个例子中，一个SAM86位于两个RAM存储器阵列84，88之间。如图所示，两个位线读出放大器92，94也位于两个RAM阵列82，84之间，位线连接横跨列M和N。SAM86的构造使它可以容纳等于列数一半数量的数据。特别是在这个例子中，SAM86可以保持来自阵列84或阵列86的列M或是列N的数据，但它不能保持同时来自列M和N的数据。熟悉本领域的技术人员可以理解，本发明也可以在SAM的位宽大到足以容纳存储器RAM部分的全部列数的构造中使用。
图3也显示了当数据从阵列84或阵列88装入SAM86时用于存取SAM86的计数器和译码电路90。SAM86一般是通过存取阵列84或是阵列88中的一行，并随后把来自阵列84或阵列88中的列的数据传送到对应的SAM88中的寄存器单元中的方式装载的。一旦从阵列84或阵列88把列数据装载到SAM86中，SAM86必须把数据保持一段不确定的时间周期，并在接到指令时通过SAM端口传递数据。如果象现有方法中那样把每个熔断器和地址逻辑电路分配给一个特定的存储器阵列，假如阵列84和阵列88有不同的被修复列地址，就会产生一个潜在的问题。例如，假如列M已经在阵列84中被修复，而不是在阵列88中，当计数器到达地址M时，必然会有某种途径使得如果在数据是刚刚从阵列84载入时认为该存取是修复过的，但如果在数据是刚刚从阵列88载入时认为该存取是未修复的。现有系统解决这个问题的方法是无条件地在阵列88中修复列M，即使它没有缺陷。在这种方法中，分离的熔断器和比较逻辑电路可以被用于SAM，并被编程以无条件地将列M看作一个被修复的地址。但是现有的这种方法是不能令人满意的，因为它在阵列88中的列M没有缺陷时浪费了一个备用列去修复列M，而降低了修复效率。
因此，本发明提供了一个实施例，它使得能够在双端口存储器系统中独立地修复子阵列，而同时也允许在存储器装置的两个端口之间共享熔断器和地址比较电路。现在通过参考图4对修复电路进行说明，图4中与一个历史多路复用电路100一起显示了两个存储器阵列84，88，和共享的SAM86。两个存储器阵列84，88每个都有独立的熔断器和地址修复电路(来自图2A中所示的30，31)，用于在修复中对每个阵列中的有缺陷的列编程。不是从这些电路中把输出信号72输入到两个分离的SAM地址比较电路中，而是使用了一个利用历史多路复用电路100的多路转换器方案，以便能够对共享SAM 86使用单一的SAM地址比较电路60。这样通过减少冗余逻辑元件同时又免除了对用于RAM和SAM的分离熔断器的需要节省了晶片空间。
更详细地讲，是把来自熔断器程序电路30的有关两个RAM阵列84，88的每一个的输出信号72输入到一个2/1多路转换电路108中。将控制信号MUX1和MUX2输入到多路转换电路108中，以选择把两个输入信号(72或72′)中的哪一个从多路转换电路108输出到SAM地址比较电路60。在一个特定实施例中，如果MUX1是高电平信号，MUX2是低电平信号，与阵列84相关的信号72将通过多路转换电路108输送到SAM地址比较电路60；如果MUX2是高电平信号，则输送输入信号72′。假如输入信号72被输送到SAM地址比较电路60，将检测输入信号的有关存储器阵列84的冗余位。假如输送的是输入信号72′，则检测有关阵列88的冗余位。
输入到多路转换电路108的控制输入信号(MUX1和MUX2)是根据通常存储在双端口存储器装置中的传输线输入信号产生的。利用传输线输入信号使数据能够从RAM存储器阵列传输到SAM寄存器，以便随后从双端口存储器的第二个端口输出。例如，在图4所示的实施例中，利用传输线输入信号XFER_1M和XFER_1N把数据从阵列84的列M和N传输到SAM，而利用传输线输入信号XFER_2M和N从阵列88的列M和N传输数据。这些传输线输入信号被输入到指示是选择阵列84，或是选择阵列88的“或”门102，104。“或”门102和104的输出信号被输入到置位复位(SR)触发器106。
每当断言传输线输入信号XFER_1M或XFER_1N是高电平时，数据从阵列84传输到SAM。与此同时，“或非”门102的输出信号趋于高电平，置位SR触发器106，并使SR触发器输出信号MUX1趋于高电平，和使输出信号MUX2趋于低电平。从这个时刻直到另一个到SAM的传输被执行之前，与阵列84相关的电路2A的输出信号将通过多路转换电路108传输到SAM地址比较逻辑电路60，表明最后传输到SAM的信号来自存储器阵列84。因此，当SAM逻辑电路90的计数器到达一个与RAM阵列84中的一个被修复列的地址相匹配的SAM86中的列地址时，这个地址被确定为被修复地址，并且从相关的在这个地址上编程的备用列，而不是从原始的，有缺陷的列读出来自SAM的数据。同样，每当XFER_2M或XFER_2N被断言为高电平时，数据从RAM阵列88被传输到SAM，并被锁存在SAM中，以便将来通过双端口存储器装置的串行读出端口读出。与此同时，“或”门104的输出信号趋于高电平，复位SR触发器106，并使SR触发器输出信号MUX1趋于低电平和输出信号MUX2趋于高电平。从这个时刻直到另一个向SAM的传输被执行之前，与阵列88相关的图2A’的电路的输出信号将通过多路转换电路108传输到SAM地址比较逻辑电路60，表明最后传输到SAM的信号来自SAM阵列88。因此，当计数器到达一个与RAM阵列88中的一个被修复列的地址相匹配的SAM86中的列地址时，这个地址被确定为被修复地址，并且从相关的，在这个地址上编程的备用列，而不是从原始的，有缺陷的列读出来自SAM86的数据。
结果是可能在复合存储器装置中共享熔断器电路，例如象共享SAM存储器，否则这种存储器需要高花费地复制熔断器电路。通过把所需熔断器数量减少，例如，到一半，节省了大量的晶片面积。此外，由于减少了必须用精密的激光工艺熔断的熔断器的数量，降低了制造和处理成本。
尽管是描述了在一个如视频RAM一类的双端口存储器装置中使用的特定实施例，但本发明的特征也可以在其它多端口存储器装置中实现。现在参考图5，图5显示了一个具有单存储器112的双端口存储器110的框图。两个端口114，116存取存储器112。每个端口有耦合于地址比较电路31，31′和存储器112的分离地址线118，120。通过利用地址比较电路31，31′和熔断器程序电路30，两个端口114，116共享熔断器。这就节省了宝贵的晶片空间和减少了制造时间和成本，同时又保证了存储器112的可修复性。
熟悉本领域的人员将理解，本发明可以在其它的特定形式中实现，而不脱离其精神或基本特征。例如，所述的实施例可以与许多存储器产品或其它需要冗余位的装置结合使用。电路可以改造为利用有效低电平或高电平信号而发挥作用。电路也可以用正电性和/或负电性的优势触发。阅读本说明之后，熟悉本领域的人员可以改变晶体管的类型以适应特定的需要。
因此，本发明的公开仅用于说明的目的，而不是限制本发明的范围。
权利要求
1.一种用于具有一个第一存储器和一个第二存储器的存储器装置的冗余电路，该冗余电路包括一个用于给第一冗余地址编程的，所述第一和第二存储器之间共享的熔断器编程电路；一个用于对接收到的所述第一存储器的地址和所述第一冗余地址进行比较的第一地址比较电路，当所述接收到的地址与所述第一冗余地址相同时，所述第一地址比较电路产生一个冗余地址选择信号；一个用于对接收到的所述第二存储器的地址和所述第一冗余地址进行比较的第二地址比较电路，当所述接收到的地址与所述第一冗余地址相同时，所述第二地址比较电路产生一个冗余地址选择信号。
2.如权利要求1所述的冗余电路还包括一个第三存储器；一个用于给第二冗余地址编程的，所述第二和第三存储器共享的第二熔断器编程电路；一个用于对接收到的所述第三存储器的地址和所述第二冗余地址进行比较的第三地址比较电路，当所述接收到的地址与所述第二冗余地址相同时，所述第三地址比较电路产生一个冗余地址选择信号；一个接收指示将要使用所述第一或是所述第三存储器控制信号的历史多路转换电路，用于在所述第一和第三地址比较电路之间进行选择。
3.如权利要求1所述的冗余电路，其中所述第一存储器是一个随机存取存储器，所述第二存储器是一个串行存取存储器。
4.如权利要求1所述的冗余电路，其中所述熔断器编程电路包括一个用于一个被替换的地址的每个位的熔断器。
5.如权利要求3所述的冗余电路，其中所述第二存储器是用一个计数器连续编址的，和其中所述接收到地址是由从所述计数器接收到的位形成的。
6.如权利要求3所述的冗余电路，其中所述第一存储器是由包括至少一个第一和一个第二阵列的阵列构成的，所述第一和第二阵列共享所述第二存储器。
7.一种用于一个多端口存储器装置的冗余电路，包括一个第一存储器；耦合于所述第一存储器的，用于对所述第一存储器的冗余地址编程的熔断器编程电路；一个耦合于所述第一存储器的地址的第一端口；耦合于所述第一端口和所述熔断器编程电路的，用于将从所述第一端口接收到的地址与在所述熔断器编程电路中已编程的地址进行比较的第一地址比较电路；一个耦合于所述第一存储器的地址的第二端口；耦合于所述第二端口和所述熔断器编程电路的，用于将从所述第二端口接收到的地址与在所述熔断器编程电路中已编程的地址进行比较的第二地址比较电路。
8.如权利要求7所述的冗余电路，其中所述熔断器编程电路包括一个用于一个被替换的地址的每一位的熔断器。
9.如权利要求7所述的冗余电路还包括由所述第二端口存取的一个第二存储器。
10.如权利要求7所述的冗余电路，其中所述第一地址比较电路在从所述第一端口接收到的所述地址与所述冗余地址匹配时产生一个冗余信号。
11.如权利要求7所述的冗余电路，其中所述第二地址比较电路在从所述第二端口接收到的所述地址与所述冗余地址匹配时产生一个冗余信号。
12.如权利要求7所述的冗余电路，其中异步地从所述所述第一和第二端口存取所述存储器。
13.一种用于在一个具有一个对第一存储器进行存取的第一端口和一个对第二存储器进行存取的第二端口的双端口存储器装置中存取一个冗余地址的方法，该方法包括以下步骤在一个熔断器组中对一个冗余地址编程，所述第一和第二存储器之间共享所述熔断器组；在所述第一端口接收一个恰当的地址；在一个地址比较电路中将所述恰当的地址与所述冗余地址相比较；和如果所述恰当的地址与在所述熔断器组中编程的所述冗余地址相匹配，存取所述冗余地址。
14.如权利要求13所述的方法，其中所述第一存储器是一个随机存取存储器，所述第二存储器是一个串行存取存储器。
15.存取用于一个具有一个第一存储器，一个第二存储器和一个第三存储器的双端口存储器装置的冗余存储单元的装置，该装置包括所述第一和第二存储器共享的，用于给一个第一冗余地址编程的第一熔断器编程装置；所述第二和第三存储器共享的，用于给一个第二冗余地址编程的第二熔断器编程装置；用于将一个接收到的第一存储器的地址与所述第一冗余地址相比较的第一地址比较装置，当所述接收到的地址与所述第一冗余地址相同时，所述第一地址比较装置产生一个冗余地址选择信号；用于将一个第二接收到的所述第二存储器的地址与所述第一冗余地址相比较的第二地址比较装置，当所述接收到的地址与所述第一冗余地址相同时，所述第二地址比较电路产生一个冗余地址选择信号；用于将一个接收到的所述第三存储器的地址与所述第二冗余地址相比较的第三地址比较装置，当所述接收到的地址与所述第二冗余地址相同时，所述第三地址比较电路产生一个冗余地址选择信号；和接收指明将要使用所述第一或是所述第三存储器的控制信号的，用于在所述第一和第三地址比较电路之间进行选择的历史多路转换器装置。
全文摘要
一种用于一个具有第一和第二存储器的多端口存储器装置的冗余电路包括一个用于为一个第一冗余地址编程的，由第一和第二存储器共享的熔断器编程电路。一个第一地址比较电路把接收到的一个第一存储器的地址与第一冗余地址相比较。当接收到的地址与第一冗余地址相同时，第一地址比较电路产生一个冗余地址选择信号。一个第二地址比较电路把一个接收到的第二存储器的地址与第一冗余地址相比较。当接收到的地址与第一冗余地址相同时，第二地址比较电路产生一个冗余地址选择信号。
文档编号G11C11/401GK1155150SQ96120350
公开日1997年7月23日 申请日期1996年10月25日 优先权日1995年10月31日
发明者雷宾克汉姆 申请人:现代电子美国公司