专利名称：在高速dimm上利用延伸的传输线改善信号传输的制作方法
技术领域：
本发明涉及一种改善高速双列直插内存模块(DIMMS)的信号传输的设计，它用于诸如同步动态随机存取存储器(SDRAM)缓冲模块这样的集成电路芯片和其它电路中。
高速计算机和其它设备用的存储器的组装设计包括多个安装在印刷电路板上的、并且连接到印刷于其上的模块总线的存储模块插座。例如1996年6月25日颁发的美国专利5,530,623号(Sanwo等)公开了一种高速存储器组装方案，包括多个安装在印刷电路板上的存储模块接插件，它们由多条形成印刷电路板上的总线的传输线相互连接。每一条传输线顺序地连接到多个接插件的相应各点上，这些接插件由各条传输线以相同的顺序连接。每个接插件设计成能插入一个存储器模块，诸如单列直插内存模块(SIMM)，并在多条传输线和连接到接插件的内存模块内的存储逻辑之间提供电气连接。每个接插件另外还对每条传输线在没有存储模块插进接插件的情况下提供一个开路条件。因此，在一种实施例中，一个含有与多条传输线相对应的端接电阻的端接模块被提供来安装在那个紧挨着装有内存模块的接插件之后的那个接插件中。而且，在印刷电路板上在相邻于最后的一个接插件的各传输线中的预先确定的各条线的端头还提供分立的端接电阻，使得所有的接插件都可被利用。
现在参见
图1，那里显示了一个双列直插存储模块(DIMM)10(示于虚线的长方块内)，它对应于最近由同步链接动态随机存取存储器(SLDRAM)联合体为这样的存储模块所建议的一种SLDRAM型缓冲模块的设计。DIMM10包括一块印刷电路板12，该板上具有一个安装在其一端的接插件14、一个包括多根平行导线(未示出)的模块总线16(这些导线以其第一端连接到接插件14的预定的各端(未示出))、一个连接到模块总线16的预定导线上的缓冲芯片18、多个连接到模块总线16上的DRAM存储模块20(其中示出了8个模块20)、以及一个连接到沿着模块总线16相邻于最后一个DRAM存储模块20位置上的模块总线16的预定导线的第二端的端接电阻元件(TERM、RESIS)22。接插件14用于把印刷电路板12连接到一块大得多的集成电路板(未示出)，而缓冲芯片18则为沿着模块总线16在较大的集成电路板和存储模块20的电路之间传输的信号提供相应的缓冲。这与前面所引述的美国专利5,530,623号的图3中所公开的设计是类似的。已经发现，图1的设计具有沿着模块总线16的反射和/或串扰所引起的严重的信号传输问题。更具体地说，模块总线16的电导体并不是用这些传输线的正确的阻抗(Zo)来端接的，而是相反用了一个较小的阻抗值以便增加DIMM的速度。已发现在这种情况下，当从沿着模块总线16的第8个或最后一个存储模块20读出时，规定的高和低输出电压值不能得到满足。
希望提供一种设计，它允许模块总线16用适当的电阻来端接，以克服以前的技术设计中所发现的问题，而同时允许内存模块20沿着模块总线16安装并以高速度工作。
本发明是关于这样一种电路板，例如，一种内存模块板，它包括多个连接到模块总线的存储模块，其中的总线以一定长度延伸到连接到总线的最后一个存储模块之外，这使得在模块总线的第二端用端接电阻元件端接时通过严格地限制在总线模块上的任何反射和/或串扰可以改善沿着模块总线上的信号传输。
从一个方面看，本发明是关于一种存储模块板，它包括一个具有第一和第二相对侧面的印刷电路板、多个安装在印刷电路板第一侧面的存储模块、一个模块总线、以及一个端接电阻元件。该模块总线包括多个印刷在印刷电路板上并在其第一端和第二端之间延伸的分开的平行电导体。多个平行的电导体连接到各个预定的存储模块，每个电导体都有它的一部分延伸到最后一个存储模块之外并延伸到它的第二端，其延伸长度足以充分地限制在导体之间的反射和/或串扰。端接电阻元件连接到模块总线的多个电导体的预定的各第二端以便在那里提供预定的端接电阻。
从另一方面看，本发明是关于一种存储模块板，它包括一个具有第一和第二相对侧面的印刷电路板、多个安装在印刷电路板第一侧面的存储模块、一个模块总线、以及一个端接电阻元件。模块总线包括多个印刷在印刷电路板上并在其第一端和第二端之间延伸的分开的平行的电导体。多个平行的电导体连接到在多个导体的第一和第二端之间顺序排列的预定的各个存储模块上，每个导体有其一部分绕过印刷电路板的一条边延伸到最后一个存储模块之外，而且沿着印刷电路板的第二侧面的未使用的那一段而到达它的第二端，其延伸长度足以充分地限制在其上的电导体之间的反射和/或串扰。端接电阻元件连接到模块总线的多个电导体的预定的第二端以便在那里提供预定的端接电阻。
从再一个方面来看，本发明是关于一种存储模块板，它包括一个具有第一和第二相对侧面的印刷电路板、多个安装在印刷电路板第一侧面的存储模块、一个模块总线、以及一个端接电阻元件。模块总线包括印刷在印刷电路板上的多个分开的平行电导体。多个平行的电导体连接到各个预定的顺序排列的存储模块上，每个导体有其一部分延伸到最后一个存储模块之外并沿着印刷电路板的第一侧面上未使用的部分延伸到它的第二端，其延伸的长度足以充分地限制其上的各导体之间的反射和/或串扰。端接电阻元件连接到模块总线的多个电导体的各预定的第二端以便在那里提供预定的端接电阻。
再从另一个方面来看，本发明是关于一种具有第一和第二相对表面的印刷电路板，它包括多个安装在印刷电路板第一表面上的电路模块、一个模块总线、以及一个端接电阻元件。模块总线包括印刷在印刷电路板上并在其第一端和第二端之间延伸的多个分开的平行的电导体。多个平行电导体的每一个都连接到预定的各个电路模块，每个导体有其一部分延伸到最后的电路模块之外并到达其第二端，其延伸长度足以充分地限制各电导体之间的反射和/或串扰。端接电阻元件连接到模块总线的多个电导体的预定各个以便向它提供预定的端接电阻。
本发明从下面更详细的说明以及附图和权利要求将会得到更好的理解。
图1是已有技术的存储模块的侧视图；图2是按照本发明的第一实施例的双列直插存储模块(DIMM)的侧视图；图3是按照本发明的第二实施例的DIMM的顶视图。
这些附图不一定是按比例画出的。
应该理解，在每个图中实现相同功能的相应元件被赋予相同的序号。
现在参考图2，这里示出了按照本发明的一个实施例的存储模块板30(示于虚线的长方块内)的侧视图。存储模块板30是一块印刷电路板32，它包括一个安装在印刷电路板32一端的接插件34、印制在印刷电路板32上并包括有以其第一端连接到接插件34的预定各端(未示出)的多个平行导体的一个模块总线36、一个安装在接插件34的邻近并连接到模块总线36的预定的各导体上的缓冲芯片38、多个顺序地联接到模块总线36的存储集成电路或模块40(其中的8个模块40示于图中)、以及连接到模块总线36的预定各导体的第二端的端接电阻元件(TERM、RESIS)42。举例而言，存储模块是动态随机存取存储(DRAM)模块、同步DRAM(SDRAM)模块、或其它类型的存储模块。接插件34用于把存储模块板30连接到一个大得多的集成电路板(未示出)，而缓冲芯片38则为沿着模块总线36在较大的集成电路板上的电路和存储模块40之间传播的信号提供相应的缓冲。
按照本发明，模块总线36延伸到远超出连接到电路板32的第一侧面的模块总线36上的最后一个存储模块40之外，更具体地说，模块总线是如此延伸的，以便使得端接电阻元件42位于沿着模块总线36的从最后一个存储模块40起的这样一个距离上，这个距离足以充分地限制在模块总线36上各导体之间的反射和/或串扰。为了达到在最后一个存储模块40之外的这样的足够长度，模块总线36绕过印刷电路板32的一端而延伸到印刷电路板32的相对背面的未使用的部分上。模块总线36沿着印刷电路板32的背面44延伸一个预定的长度，并以端接电阻元件42来进行端接。端接电阻元件42最好位于印刷电路板32的背面44靠近接插件34的地方，以便为模块总线36提供一个最长的延伸长度。
应该理解，端接电阻元件42并非一定要位于接插件34的附近，但是仿真技术已经表明，模块总线36从最后一个存储模块40延伸得越长，则为了限制模块总线36的电导体之间的反射和/或串扰所得的结果就越好。更具体地说，能够确定模块总线36沿着总线36在最后一个存储模块40之外的长度的参数例如是端接电阻的正确的大小、在模块总线36上传播的信号的频率、以及存储模块板30的温度。在这三个参数中，在存储总线36上传播的信号的频率据信是最重要的参数。
现在参考图3，那里显示了按照本发明的第二个实施例的存储模块板50(显示于虚线的长方块内)的顶视图。存储模块板50是一个印刷电路板32，它包括安装在印刷电路板32一端或一边的一个接插件34、印制在印刷电路板32上的并含有以其各第一端连接到接插件34的预定的各端(未示出)的多个平行电导体的一个模块总线36、安装在接插件34邻近并连接到模块总线36的预定的导体上的缓冲芯片38、多个顺序地连接到模块总线36的动态随机存取存储(DRAM)模块40(其中的8个模块40示于图中)、以及一个连接到模块总线36的预定各导体的各第二端的端接电阻元件(TERM、RESIS)42。元件34、36、38、40和42和此前为图2中相应编号的元件所作的说明中相同的方式连接和工作。
按照本发明的第二实施例，印刷电路板的背面44(示于图2中)是不能用于延伸模块总线36的，因为背面44用于其它目的，所以模块总线36以最大可用的距离延伸于印刷电路板32的前面。更具体地说，模块总线36超越总线上的最后一个存储模块40沿着印刷电路板32前面的未被其它电路器件(未示出)所使用的部分而延伸。
应该理解和懂得，此前所说明的本发明的特定实施例仅仅是本发明的一般原理的说明。熟悉本技术的人可以作出与所提出的原则相符合的各种修改。例如，任何与图2和3所示的不同的、可以用于使模块总线36以最大的长度延伸到存储模块板(例如板30或50)任何未使用的部分以便严格地限制可能出现于模块总线36上的反射和/或串扰的设计。更进一步，应该理解，改进沿着印刷电路板上的总线上的信号传输的本发明可以用于存储模块以外的其它模块。
权利要求
1.一个存储模块板，包括具有第一和第二相对侧面的印刷电路板；多个安装在印刷电路板第一侧面的存储模块；一个模块总线，包括多个印刷在印刷电路板上并在其第一端和第二端之间延伸的分开的平行电导体，该多个平行的电导体连接到各个预定的存储模块，每个电导体都有它的一部分延伸到最后一个存储模块之外并延伸到它的第二端，其延伸长度足以充分地限制在各电导体之间的反射和/或串扰；以及一个端接电阻元件，连接到模块总线的多个电导体的预定的各第二端以便在那里提供预定的端接电阻。
2.权利要求1的存储模块板，其特征在于还包括安装在存储模块板的一边的接插件，用于把模块总线的多条电导体的各第一端连接到一个外部设备。
3.权利要求1的存储模块板，其特征在于存储模块板是一个双列直插存储模块。
4.权利要求1的存储模块板，其特征在于延伸到最后一个存储模块之外的模块总线的一部分绕过印刷电路板的一条边并沿着印刷电路板的第二侧面延伸，其延伸的长度在导体被端接电阻元件端接时足以充分地限制导体之间的反射和/或串扰。
5.权利要求1的存储模块板，其特征在于延伸到最后一个存储模块之外的模块总线的一部分沿着印刷电路板的第一侧面上未使用的部分延伸，其延伸的长度在导体被端接电阻元件端接时足以充分地限制导体元件之间的反射和/或串扰。
6.一个存储模块板，包括具有第一和第二相对侧面的印刷电路板；多个安装在印刷电路板的第一侧面的存储模块；一个模块总线，包括多个印刷在印刷电路板上并在其第一端和第二端之间延伸的分开的平行电导体，该多个平行电导体连接到这些多个电导体的第一和第二端之间的预定的各个存储模块，每个导体有其一部分绕过印刷电路板的一条边延伸到最后一个存储模块之外，并沿着印刷电路板的第二侧面上未使用的那一段而到达它的第二端，其延伸长度足以充分地限制在其上的导体之间的反射和/或串扰；以及一个端接电阻元件，连接到模块总线的多个电导体的预定的各第二端以便在那里提供预定的端接电阻。
7.权利要求6的存储模块板，其特征在于还包括安装在存储模块板的一边的接插件，用于把模块总线的多个电导体的各第一端连接到一个外部设备。
8.权利要求6的存储模块板，其特征在于存储模块板是一个双列直插存储模块。
9.一个存储模块板，包括具有第一和第二相对侧面的印刷电路板；多个安装在印刷电路板的第一侧面的存储模块；一个模块总线，包括印刷在印刷电路板上的多个分开的平行电导体，该多个平行的电导体连接到预定的各存储模块，每个导体有其一部分延伸到最后一个存储模块之外并沿着印刷电路板的第一面上未用部分而到达它的第二端，其延伸长度足以充分地限制在其各导体之间的反射和/或串扰；以及一个端接电阻元件，连接到模块总线的多条电导体的各预定的第二端以便在那里提供预定的端接电阻。
10.权利要求9的存储模块板，其特征在于还包括安装在存储模块板的一边的接插件，用于把模块总线的多条电导体的各第一端连接到一个外部设备。
11.权利要求9的存储模块板，其特征在于存储模块板是一个双列直插存储模块。
12.一种具有第一和第二相对侧面的印刷电路板，包括多个安装在印刷电路板的第一侧面上的电路模块；一个模块总线，包括印刷在印刷电路板上并在其第一端和第二端之间延伸的多个分开的平行电导体，多个平行的电导体中的每一个都连接到预定的各个电路模块，每个导体有其一部分延伸到最后一个电路模块之外并到达其第二端，其延伸长度足以充分地限制在各电导体之间的反射和/或串扰；以及一个端接电阻元件，连接到模块总线的多个电导体的预定各条的第二端上以便在那里提供预定的端接电阻。
13.权利要求12的印刷电路板，其特征在于还包括连接到印刷电路板的一边的一个接插件以便把模块总线的多个电导体的第一端连接到一个外部设备。
14.权利要求12的印刷电路板，其特征在于存储模块板是一个双列直插存储模块。
15.权利要求12的印刷电路板，其特征在于超越最后一个电路模块而延伸的模块总线的那一部分绕过印刷电路板的一边延伸并沿着印刷电路板的第二侧面而延伸，其延伸的长度足以在导体被端接电阻元件端接时充分地限制导体之间的反射和/或串扰。
16.权利要求12的印刷电路板，其特征在于超越最后一个电路模块而延伸的模块总线的那一部分沿着印刷电路板的第一侧面的未使用的部分而延伸，其延伸长度足以在导体被端接电阻元件端接时充分地限制导体之间的反射和/或串扰。
全文摘要
电路板安装了多个在电气上连接到板的第一侧面上的模块总线上的存储模块。模块总线连接到接插件的第一端,从而它的多条电导体电连接到外部的大集成电路板上,并在其第二端上连接端接电阻元件以便合适地端接模块总线的多条电导体的预定各条。模块总线沿着总线跨过最后一个存储模块而延伸,延伸长度足以充分限制导体间的反射和/或串扰从而改善沿总线的信号传输。在一个实施例中,模块总线绕过板的一边并在板的背面未使用部分延伸预定距离。
文档编号G11C11/401GK1229212SQ9910362
公开日1999年9月22日 申请日期1999年3月5日 优先权日1998年3月6日
发明者S·勒夫勒尔 申请人:西门子公司