Qdr-sram的时钟相位调整方法和装置的制造方法
【技术领域】
[0001]本发明涉及计算机领域，具体来说，涉及一种QDR-SRAM的时钟相位调整方法和装置。
【背景技术】
[0002]随着信息技术的发展，数字网络设备的运行速度越来越快，设备复杂度也越来越高，而这也对设备的性能提出了更高的要求，对于目前应用比较普遍的四倍数据速率静态随机存取存储器(QDR-SRAM)来说，由于其具有高速度的读写频率特性，因此其对于数据在读写稳定性的方面也有更高的要求，而为了测试QDR-SRAM的读写稳定性，在现有技术中，主要是通过对QDR-SRAM添加必要的约束条件以及通过手动一次轮询的方式来对QDR-SRAM的读写时钟的每个相位点进行综合调试的方式来确定使QDR-SRAM稳定的相位点，从而测试QDR-SRAM的稳定性，而由于现有技术中这种采用手动轮询的方式需要对读写时钟的每个相位点进行调试，显然这将耗费工作人员大量的时间，而且，人工调试也是容易出现主观判断错误的。
[0003]针对相关技术中QDR-SRAM的相位调整方法所存在工作效率低、错误率高的问题，目前尚未提出有效的解决方案。
【发明内容】
[0004]针对相关技术中QDR-SRAM的相位调整方法所存在工作效率低、错误率高的问题，本发明提出一种QDR-SRAM的时钟相位调整方法和装置，能够提高QDR-SRAM的时钟相位的调整效率，降低相位调试时间以及调试错误率，实现了时钟相位的快速、高效而准确的调整。
[0005]本发明的技术方案是这样实现的:
[0006]根据本发明的一个方面，提供了一种QDR-SRAM的时钟相位调整方法。
[0007]该时钟相位调整方法包括:
[0008]根据QDR-SRAM的时钟的当前相位和预定的相位调整规则生成QDR-SRAM的时钟的相位调整信号；
[0009]在接收的第一时钟信号的时钟时序内对接收的使能信号进行锁存；
[0010]在使能信号锁存期间对接收的相位调整信号进行锁存；
[0011]根据相位调整信号对QDR-SRAM的时钟的当前相位进行调整。
[0012]其中，在根据相位调整信号对QDR-SRAM的时钟的当前相位进行调整时，可根据相位调整信号确定QDR-SRAM的目标时钟；并根据相位调整信号对目标时钟的当前相位进行调整。
[0013]其中，在根据相位调整信号对目标时钟的当前相位进行调整时，调整的对象包括以下至少之一:相位的方向、相位的步进数。
[0014]此外，该方法进一步包括:
[0015]读取预先写入至QDR-SRAM的预定数据；
[0016]将预定数据与本地数据进行对比，得到对比结果；
[0017]在对比结果为不同的情况下，生成相位调整信号。
[0018]另外，该方法进一步包括:
[0019]在对比结果为相同的情况下，根据QDR-SRAM的时钟的当前相位，在预先配置的QDR-SRAM的时钟相位列表中查找并确定QDR-SRAM的时钟的下一个当前相位；
[0020]将QDR-SRAM的时钟的当前相位调整为该下一个当前相位。
[0021]此外，该方法进一步包括:
[0022]在对比结果为相同的情况下，将QDR-SRAM的时钟的当前相位记录为QDR-SRAM的时钟的目标相位；
[0023]根据记录的QDR-SRAM的时钟的目标相位确定QDR-SRAM的时钟的目标相位范围和/或中间相位。
[0024]根据本发明的另一方面，提供了一种QDR-SRAM的时钟相位调整装置。
[0025]该时钟相位调整装置包括:
[0026]生成模块，用于根据QDR-SRAM的时钟的当前相位和预定的相位调整规则生成QDR-SRAM的时钟的相位调整信号；
[0027]第一锁存模块，用于在接收的第一时钟信号的时钟时序内对接收的使能信号进行锁存；
[0028]第二锁存模块，用于在使能信号锁存期间对接收的相位调整信号进行锁存；
[0029]第一调整模块，用于根据相位调整信号对QDR-SRAM的时钟的当前相位进行调整。
[0030]此外，该装置进一步包括:
[0031]读取模块，用于读取预先写入至QDR-SRAM的预定数据；
[0032]对比模块，用于将预定数据与本地数据进行对比，得到对比结果；
[0033]生成模块，用于在对比结果为不同的情况下，生成相位调整信号。
[0034]另外，该装置进一步包括:
[0035]第一确定模块，用于在对比结果为相同的情况下，根据QDR-SRAM的时钟的当前相位，在预先配置的QDR-SRAM的时钟相位列表中查找并确定QDR-SRAM的时钟的下一个当前相位；
[0036]第二调整模块，用于将QDR-SRAM的时钟的当前相位调整为该下一个当前相位。
[0037]此外，该装置进一步包括:
[0038]记录模块，用于在对比结果为相同的情况下，将QDR-SRAM的时钟的当前相位记录为QDR-SRAM的时钟的目标相位；
[0039]第二确定模块，用于根据记录的QDR-SRAM的时钟的目标相位确定QDR-SRAM的时钟的目标相位范围和/或中间相位。
[0040]本发明通过对QDR-SRAM的时钟的相位进行自动动态调整，能够提高QDR-SRAM的时钟相位的调整效率，降低相位调试时间以及调试错误率，实现了时钟相位的快速、高效而准确的调整。
【附图说明】
[0041]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0042]图1是根据本发明实施例的QDR-SRAM的时钟相位调整方法的流程图；
[0043]图2是根据本发明实施例的时钟相位调整系统的系统结构图；
[0044]图3是根据本发明实施例的QDR-SRAM的时钟相位调整方法的整体流程图；
[0045]图4是根据本发明实施例的PLL接口的信号流程图；
[0046]图5是根据本发明实施例的QDR-SRAM的时钟相位调整方法的时序图；
[0047]图6是根据本发明实施例的QDR-SRAM的时钟相位调整装置的框图。
【具体实施方式】
[0048]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
[0049]根据本发明的实施例，提供了一种QDR-SRAM的时钟相位调整方法。
[0050]如图1所示，根据本发明实施例的时钟相位调整方法包括:
[0051 ] 步骤SlOl，根据QDR-SRAM的时钟的当前相位和预定的相位调整规则生成QDR-SRAM的时钟的相位调整信号；
[0052]步骤S103，在接收的第一时钟信号的时钟时序内对接收的使能信号进行锁存；
[0053]步骤S105，在使能信号锁存期间对接收的相位调整信号进行锁存；
[0054]步骤S107，根据相位调整信号对QDR-SRAM的时钟的当前相位进行调整。
[0055]为了更好的理解本发明的上述技术方案，下面结合一具体实施例来对本发明的上述技术方案进行详细阐述。
[0056]从图2所示的实现本发明上述技术方案的系统的结构图可以看出，本系统包括锁相回