存储器的操作方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及一种存储器的操作方法。
【背景技术】
[0002]带电可擦写可编程只读存储器(EEPROM)是用户可更改的只读存储器(ROM)，其可通过高于普通电压的作用来擦除和重编程(重写)。不像EPROM芯片，EEPROM不需从计算机中取出即可修改。在一个EEPROM中，当计算机在使用的时候可频繁地反复编程，因此EEPROM的寿命是一个很重要的设计考虑参数。EEPROM是一种特殊形式的闪存，其应用通常是个人电脑中的电压来擦写和重编程。
[0003]对存储器执行擦除操作时，通常会在一次擦除操作选择位于同一行的至少2个存储单元作为待擦除的存储单元，例如8个、16个或32个存储单元。执行擦除操作时，施加较高的电压至与这些待擦除的存储单元连接的字线，而将源线和位线接地。在擦除过程中，存储单元的字线结构，尤其是字线结构中的氧化层承受较高的电压差。擦除操作结束后进行擦除验证，如果存在未通过验证的存储单元，即存在擦除失败的存储单元，则需要对这些待擦除的存储单元再次执行擦除验证。这使得存储单元在多次擦除过程中长时间承受高压，降低了存储单元的耐久性。
【发明内容】
[0004]本发明解决的问题是现有存储单元的耐久性较低。
[0005]为解决上述问题，本发明提供一种存储器的操作方法，所述存储器包括:位线、字线、源线、控制线和呈矩阵排布的存储单元，所述存储单元包括:衬底，位于所述衬底上的第一控制栅结构、第二控制栅结构、第一浮栅结构、第二浮栅结构和字线结构，以及位于所述衬底内的第一掺杂区和第二掺杂区；所述字线结构包括氧化层，所述氧化层与所述衬底接触；所述第一浮栅结构位于所述第一掺杂区和字线结构之间的衬底上，所述第二浮栅结构位于所述第二掺杂区和字线结构之间的衬底上，所述第一控制栅结构位于所述第一浮栅结构上，所述第二控制栅结构位于所述第二浮栅结构上；位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线；
[0006]所述存储器的操作方法包括:
[0007]对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括:施加第一电压至与所述待擦除的存储单元连接的字线，施加OV的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V?9V ;
[0008]对已执行擦除操作的存储单元执行擦除验证；
[0009]在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括:施加所述第一电压至与所述待擦除的存储单元连接的字线，施加OV的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是IV?2V。
[0010]可选的，所述执行一次擦除操作还包括:
[0011]施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V ?-9Vo
[0012]可选的，所述执行再次擦除操作还包括:
[0013]施加所述第三电压至与所述通过擦除验证的存储单元连接的控制线。
[0014]可选的，所述对已执行擦除操作的存储单元执行擦除验证包括:
[0015]施加3V?5V的电压至与所述已执行擦除操作的存储单元连接的字线；
[0016]施加OV的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；
[0017]根据与所述已执行擦除操作的存储单元连接的位线的电压判断是否通过验证。
[0018]可选的，所述第二电压为所述存储器的电源电压或所述存储器外部提供的电压。
[0019]本发明还提供一种存储器的操作方法，所述存储器包括:位线、字线、源线、控制线和呈矩阵排布的存储单元，所述存储单元包括:衬底，位于所述衬底上的第一控制栅结构、第二控制栅结构、第一浮栅结构、第二浮栅结构和字线结构，以及位于所述衬底内的第一掺杂区和第二掺杂区；所述字线结构包括氧化层，所述氧化层与所述衬底接触；所述第一浮栅结构位于所述第一掺杂区和字线结构之间的衬底上，所述第二浮栅结构位于所述第二掺杂区和字线结构之间的衬底上，所述第一控制栅结构位于所述第一浮栅结构上，所述第二控制栅结构位于所述第二浮栅结构上；位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线；
[0020]所述存储器的操作方法包括:
[0021]对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括:施加第一电压至与所述待擦除的存储单元连接的字线，施加OV的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V?9V ;
[0022]对已执行擦除操作的存储单元执行擦除验证；
[0023]在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括:施加所述第四电压至与所述待擦除的存储单元连接的字线，施加OV的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是2V?3V，所述第四电压比所述第一电压高IV。
[0024]可选的，所述执行一次擦除操作还包括:
[0025]施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V ?-9V。
[0026]可选的，所述执行再次擦除操作还包括:
[0027]施加所述第三电压至与所述通过擦除验证的存储单元连接的控制线。
[0028]可选的，所述对已执行擦除操作的存储单元执行擦除验证包括:
[0029]施加3V?5V的电压至与所述已执行擦除操作的存储单元连接的字线；
[0030]施加OV的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；
[0031]根据与所述已执行擦除操作的存储单元连接的位线的电压判断是否通过验证。
[0032]可选的，所述第二电压为所述存储器的电源电压或所述存储器外部提供的电压。
[0033]与现有技术相比，本发明的技术方案对存储单元执行再次擦除操作时，依据不同的擦除验证结果施加不同的擦除电压在存储单元上，减小了通过擦除验证的存储单元所承受的电压，可以提尚存储器的耐久性。
【附图说明】
[0034]图1是本发明实施例的存储器电路结构示意图；
[0035]图2是本发明实施例的存储单元结构示意图；
[0036]图3是本发明实施例的存储器的操作方法流程示意图。
【具体实施方式】
[0037]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0038]如图1所示，本发明实施例涉及的存储器包括:位线、字线、源线、控制线和呈矩阵排布的存储单元。两行两列的存储单元为例，存储单元M11、存储单元M12、存储单元M21和存储单元M22呈矩阵排布。存储单元Mll与源线SL0、位线BL0、字线WLO和控制线CGO连接。存储单元M12与源线SL1、位线BL1、字线WLO和控制线CGO连接。存储单元M21与源线SLO、位线BLO、字线WLl和控制线CGl连接。存储单元M22与源线SLl、位线BLl、字线WLl和控制线CGl连接。下面以存储单元Mll为例对本实施例涉及的存储单元结构做以说明。
[0039]如图2所示，存储单元Mll包括:衬底10，位于所述衬底10上的第一控制栅结构12、第二控制栅结构22、第一浮栅结构11、第二浮栅结构21和字线结构14，以及位于所述衬底10内的第一掺杂区13和第二掺杂区23。所述字线结构14包括氧化层141，所述氧化层141与所述衬底10接触。
[0040]所述第一浮栅结构11位于所述第一掺杂区13和字线结构14之间的衬底10上。所述第二浮栅结构21位于所述第二掺杂区23和字线结构14之间的衬底10上。所述第一控制栅结构12位于所述第一浮栅结构11上，所述第二控制栅结构22位于所述第二浮栅结构21上。
[0041]第一掺杂区13连接源线SL0，第二掺杂区连接位线BL0，字线结构14连接字线WL0，第一控制栅结构12和第二控制栅结构22连接同一条控制线CG0。
[0042]从图1中可以看出，位于同一列的存储单元的第一掺杂区连接同一条源线，位于同一列的存储单元的第二掺杂区连接同一条位线；位于同一行的存储单元的字线结构连接同一条字线，位于同一行的存储单元的第一控制栅结构和第二控制栅结构连接同一条控制线。
[0043]如图3所示，本实施例提供上述存储器的操作方法包括:
[0044]步骤S11，对位于同一行的待擦除的存储单元执行一次擦除操作，所述待擦除的存储单元的数量为至少2个，所述执行一次擦除操作包括:施加第一电压至与所述待擦除的存储单元连接的字线，施加OV的电压至与所述待擦除的存储单元连接的源线和位线，所述第一电压的范围是7V?9V ；
[0045]步骤S12，对已执行擦除操作的存储单元执行擦除验证；
[0046]步骤S13，在所述擦除验证中确认有未通过验证的存储单元时，对所述待擦除的存储单元执行再次擦除操作，所述执行再次擦除操作包括:施加所述第一电压至与所述待擦除的存储单元连接的字线，施加OV的电压至与所述未通过验证的存储单元连接的源线和位线，施加第二电压至与通过验证的存储单元连接的源线和位线，所述第二电压的范围是
IV?2Vo
[0047]具体的，所述步骤Sll的执行一次擦除操作还包括:施加第三电压至与所述待擦除的存储单元连接的控制线，所述第三电压的范围是-7V?-9V。
[0048]所述步骤S12的对已执行擦除操作的存储单元执行擦除验证包括:
[0049]步骤S121，施加3V?5V的电压至与所述已执行擦除操作的存储单元连接的字线；步骤S122，施加OV的电压至与所述已执行擦除操作的存储单元连接的控制线和源线；步骤S123，根据与所述已执行擦